Verilog HDL與CPLD/FPGA項目開發教程(第2版) ![](/liaode/images/fjie0.gif)
市場價:360元 優惠價:310元
立刻節省:50元
本書以Altera公司的MAXII繫列EPM1270T144C5N為藍本闡述了基於CPLD/FPGA的數字繫統設計方法,重點放在工程實踐能力和VerilogHDL硬件描述語言的編程開發能力方面,在教材的內容選取、編寫和組織等方面都與傳統的教材有著較大的區別,本書按照基於工作過程的以“項目”為載體的教學模式的思路進行編寫,“項目”的選取以直觀、生動、有趣、實用為原則,並遵循有易到難、有簡單到綜合的學習規律。共分4章,第1章主要介紹CPLD/FPGA繫統開發的基礎知識,第2章介紹VerilogHDL硬件描述語言編程基礎,第3章是以1項目為載體來介紹組合邏輯電路設計、時序邏輯電路設計和數字繫統設計(如鍵盤、數碼管、液晶、點陣屏、音樂、串行通信等外圍接口的驅動);第4章以電子時鐘、交通信號燈2個綜合項目為載體,介紹用VerilogHDL硬件描述語言進行綜合項目開發的一般方法和流程,第5章以等
|