"本書由淺入深、概念齊全、實踐性強、指導性強，結合了多年嵌入式多核軟件開發的實際經驗，對多核設計中常見的問題進行了詳細描述。從基本概念出發，層層推進，介紹了多核並行、數據傳輸與處理並行和多層次並行設計的經驗，是嵌入式多核DSP並行軟件開發者推薦的參考書。"

●第1章 TI多核C66x DSP介紹
1.1 C6678處理器
1.1.1 C6678概覽
1.1.2 外圍設備
1.26 6AK處理器
1.36 6AK2H14/12/06和C6678各項功能對比
1.4 C66x處理器內核
1.5 電源休眠控制器
1.5.1 C66x內核電源休眠管理介紹
1.5.2 電源休眠管理特征
1.6 鎖相環及其設置
1.6.1 主PLL和PLL控制器
1.6.2 DDR3 PLL
1.6.3 PASS PLL
1.7 C6678處理器接口通信相關外圍設備
1.7.1 I2C外圍設備
1.7.2 SPI外圍設備
1.7.3 HyperLink 外圍設備
1.7.4 UART外圍設備
1.7.5 PCIe外圍設備
1.7.6 TSIP 外圍設備
1.7.7 EMIF16外圍設備
1.7.8 網絡協處理器和以太網驅動程序
1.7.9 串行RapidIO(SRIO)端口
1.7.10 通用目的輸入/輸出(GPIO)
1.8 定時器
1.9 信號量
1.10 多核導航器
1.10.1 PDSP固件
1.10.2 Packet DMA
1.10.3 隊列管理器
1.10.4 描述符
1.10.5 包發送過程概述
1.10.6 包接收過程概述
1.10.7 映射信息
1.11 設計建議
1.11.1 初始化
1.11.2 接口驅動程序
1.11.3 時間戳的獲取
1.11.4 EVM板的使用
1.11.5 示例程序
第2章 C66x多核引導方法
2.1 多核引導概述
2.2 復位
2.3 RBL引導
2.3.1 RBL簡介
2.3.2 RBL引導過程
2.3.3 引導模式分類
2.3.4 引導模式設置
2.3.5 引導配置格式
2.4 EVM板上SPI NOR Flash引導設計
2.4.1 RBL執行過程
2.4.2 需要引導的應用程序
2.4.3 應用程序中的引導代碼
2.4.4 燒寫引導鏡像的生成
2.4.5 程序燒寫
2.4.6 SPI NOR Flash二次引導的設計
2.5 多核引導和改進
2.6 I2C二級引導(IBL和MAD)
2.6.1 MAD基礎組件
2.6.2 MAD使用模式
2.6.3 多核應用程序部署工具包
2.6.4 在目標上調試應用程序
2.6.5 Image Processing示例程序使用MAD工具實現多核加載
2.7 設計建議和注意事項
第3章 SRIO
3.1 SRIO介紹
3.1.1 物理層1×/4×LP繫列規範
3.1.2 SRIO外圍數據流
3.1.3 SRIO包
3.2 SerDes宏及其配置
3.3 DeviceID配置
3.4 支持Rx組播和多個DestID
3.4.1 離散組播ID支持
3.4.2 混雜ID和DestID 支持
3.4.3 接收模式設置
3.5 回環
3.5.1 內部數字回環
3.5.2 SERDES回環
3.5.3 外部線路回環
3.6 菊花鏈操作和包轉發
3.6.1 包轉發介紹
3.6.2 包轉發設置
3.7 DirectIO操作
3.7.1 LSU模塊介紹
3.7.2 定義LSU寄存器組合及中斷狀態方式
3.7.3 設置LSU寄存器
3.7.4 詳細數據路徑描述
3.7.5 Tx操作
3.7.6 Rx操作
3.7.7 DirectIO操作特殊情況
3.7.8 調度
3.7.9 錯誤處理
3.7.10 DirectIO編程注意事項
3.8 消息傳遞
3.8.1 Rx操作
3.8.2 Tx操作
3.8.3 消息Packet DMA設置
3.8.4 消息傳送編程示例
3.9 維護
3.10 門鈴操作
3.11 原子操作
3.12 擁塞控制
3.13 字節存儲順序
3.13.1 內存映射寄存器空間的轉換
3.13.2 有效負載數據的轉換
3.14 中斷操作
3.14.1 DirectIO(門鈴)服務中斷
3.14.2 消息傳遞服務中斷
3.14.3 中斷寄存器
3.14.4 中斷處理
3.14.5 中斷調步
3.15 中斷設置
3.16 其他SRIO編程注意事項
3.16.1 匹配ACKID
3.16.2 軟件復位
3.16.3 優化和技巧提示
3.17 SRIO_LoopbackDioIsrexampleproject介紹
第4章 C66x存儲器組織
4.1 C66x存儲控制器
4.1.1 L1P存儲控制器
4.1.2 L1D存儲控制器
4.1.3 L2存儲控制器
4.1.4 外部存儲控制器
4.1.5 擴展存儲控制器
4.2 多核共享存儲控制器
4.2.1 概覽
4.2.2 C66x內核從接口
4.2.3 繫統從接口
4.2.4 繫統主接口
4.2.5 外部存儲器主接口
4.2.6 MSMC存儲器
4.3 擴展存儲控制器XMC
4.3.1 存儲器映射寄存器概要
4.3.2 XMC存儲器保護和地址擴展
4.3.3 存儲器保護和地址擴展過程
4.3.4 地址擴展
4.3.5 XMC存儲器保護結構支持
4.3.6 預取緩衝
4.4 存儲器保護架構
4.4.1 存儲器保護的目的
4.4.2 特權級別
4.4.3 存儲器保護架構
4.5 帶寬管理
4.5.1 介紹
4.5.2 帶寬管理架構
4.5.3 帶寬管理寄存器
4.6 設計建議
4.6.1 合理規劃使用存儲器
4.6.2 存儲器設置成不被Cache緩存和預取
第5章 Cache緩存和數據一致性
5.1 為什麼使用Cache
5.2 C64x和C66x DSP之間的Cache區別
5.3 Cache存儲器結構概覽
……

本書繫統介紹了C66x多核軟件開發的知識，並基於C6678的設計實例介紹了相關設計經驗。繫統介紹了C66xDSP器件的基礎概念和多核軟件設計的基礎知識，引領讀者循序漸進地掌握多核軟件設計技術。對於傳統DSP開發人員比較陌生的一些概念，如Cache、預取、數據一致性、數據依賴、死鎖等，進行了重點描述。繫統介紹了C66x多核器件的存儲器、DMA傳輸、中斷等內容，並結合工作實際，介紹了多核軟件優化、多核並行設計及任務級優化經驗。最後，以多普勒成像的設計實例描述了如何實現並行設計。
全書共13章，內容包括C66xDSP的基本組成，如存儲器組織、DMA傳輸、中斷和異常、Cache緩存和數據一致性等，並包含CCS軟件開發環境、SYS/BIOS實時操作繫統、多核並行設計、軟件設計優化等相關知識。
本書的特點是由淺入深、概念齊全、實踐性強、指導性強。本書結合了多年多核軟件開發的實際等

夏際金,趙洪立,李川 編

     第3章SRIO RapidIO是一種通用、高帶寬、低引腳數、基於數據包交換的繫統級互連體繫結構的一種開放式互連技術標準。它主要用作繫統內部接口，用於以每秒千兆字節的性能水平進行芯片到芯片及板到板通信。KeyStone器件中使用的RapidIO外圍設備稱為串行RapidIO(Serial RapidIO，SRIO)。 SRIO接口支持4通道SRIO 2.1規範，每通道支持1.25/2.5/3.125/5Gb/s波特率傳輸。PCIE Gen2單個接口支持1通道或兩通道，每通道優選可支持5Gb/s波特率。 SRIO端口在C6678器件上是一個高性能、接口數量少的內部連接方式。在一個基帶板內部使用RapidIO進行連接設計，可以創建一個對等的互連環境，在部件間提供更多的連接和控制，性能可達GB/s。RapidIO基於處等