●第1章 FPGA開發簡介
1.1 可編程邏輯器件概述
1.2 FPGA芯片
1.2.1 FPGA框架結構
1.2.2 Intel FPGA
1.3 FPGA開發工具
1.4 基於FPGA的開發流程
1.4.1 FPGA設計方法概論
1.4.2 典型FPGA開發流程
1.4.3 FPGA的配置
1.4.4 基於FPGA的SoC設計方法
第2章 Verilog HDL硬件描述語言
2.1 程序基本結構
2.2 Verilog HDL數據類型
2.2.1 常量
2.2.2 net型變量
2.2.3 variable型變量
2.3 Verilog HDL運算符
2.4 Verilog HDL描述語句
2.4.1 賦值語句
2.4.2 條件語句
2.4.3 結構說明語句
2.4.4 循環控制語句
2.4.5 生成語句
2.5 語句的順序執行與並行執行
2件例化
2.7 內置基本門
2.8 Verilog語言模塊描述方式
第3章 Quartus Prime設計開發環境
3.1 Quartus Prime概述
3.2 Quartus Prime設計流程
3.2.1 設計輸入
3.2.2 設計處理
3.2.3 波形仿真
3.2.4 器件編程
3.3 嵌入式邏輯分析儀使用
第4章 基本電路的HDL設計
4.1 優先編碼器
4.2 譯碼器
4.3 數據選擇器
4.4 運算電路的設計
4.5 時鐘信號
4.6 鎖存器和觸發器
4.6.1 鎖存器
4.6.2 觸發器
4.7 同步、異步控制信號
4.8 同步電路的設計原則
4.9 計數器
4.10 分頻器
4.11 寄存器
4.11.1 寄存器
4.11.2 移位寄存器
4.11.3 串並轉換電路
4.11.4 m序列產生器
4.12 有限狀態機
4.13 動態掃描電路
第5章 仿真測試文件
5.1 測試文件結構
5.2 timescale指令
5.3 initial語句
5.4 always語句
5.5 繫統函數
第6章 基於IP的設計
6.1 IP核
6.2 觸發器IP核的Verilog HDL設計應用
6.3 存儲器IP核的Verilog HDL設計應用
6.4 鎖相環IP核的Verilog HDL設計應用
6.5 濾波器IP核的Verilog HDL設計應用
6.6 時鐘優化IP
第7章 人機交互接口設計
7.1 鍵盤掃描電路的Verilog HDL設計
7.1.1 設計原理
7.1.2 設計實現
7.1.3 綜合仿真
7.2 液晶驅動電路的Verilog HDL設計
7.2.1 設計原理
7.2.2 設計實現
7.2.3 綜合仿真
7.3 UART串行接口電路的Verilog HDL設計
7.3.1 設計原理
7.3.2 設計實現
7.3.3 綜合仿真
第8章 數字信號處理電路設計
8.1 CRC校驗電路的Verilog HDL設計
8.1.1 工作原理
8.1.2 設計實現
8.1.3 綜合仿真
8.2 漢明糾錯碼電路的Verilog HDL設計
8.2.1 工作原理
8.2.2 設計實現
8.2.3 綜合仿真
8.3 濾波電路的Verilog HDL設計
8.3.11 二作原理
8.3.2 設計實現
8.3.3 綜合仿真
8.4 HDB3基帶信號編譯碼電路的Verilog HDL設計
8.4.1 工作原理
8.4.2 設計實現
8.4.3 綜合仿真
第9章 密碼算法設計
9.1 SM4分組密碼算法的Verilog HDL設計
9.1.1 SM4算法原理
9.1.2 設計實現
9.1.3 仿真驗證
9.2 ZUC序列密碼算法的Verilog HDL設計
9.2.1 ZUC算法原理
9.2.2 設計實現
……
