●第一部分
第1章 引論
1.1 歷史回顧
1.2 數字集成電路設計中的問題
1.3 數字設計的質量評價
1.3.1 集成電路的成本
1.3.2 功能性和穩定性
1.3.3 性能
1.3.4 功耗和能耗
1.4 小結
1.5 進一步探討
期刊和會議論文集
參考書目
參考文獻
習題
第2章 制造工藝
2.1 引言
2.2 CMOS集成電路的制造
2.2.1 硅圓片
2.2.3 一些重復進行的工藝步驟
2.2.4 簡化的CMOS工藝流程
2.3 設計規則——設計者和工藝工程師之間的橋梁
2.4 集成電路封裝
2.4.1 封裝材料
2.4.2 互連層
2.4.3 封裝中的熱學問題
2.5 綜述：工藝技術的發展趨勢
2.5.1 近期進展
2.5.2 遠期展望
2.6 小結
2.7 進一步探討
參考文獻
設計方法插入說明A——IC版圖
參考文獻
第3章 器件
3.1 引言
3.2 二極管
3.2.1 二極管簡介——耗盡區
3.2.2 靜態特性
3.2.3 動態或瞬態特性
3.2.4 實際的二極管——二次效應
3.2.5 二極管SPICE模型
3.3 MOS（FET）晶體管
3.3.1 MOS晶體管簡介
3.3.2 靜態情況下的MOS晶體管
3.3.3 實際的MOS晶體管——一些二階效應
3.3.4 MOS管的SPICE模型
3.4 關於工藝偏差
3.5 綜述：工藝尺寸縮小
3.6 小結
3.7 進一步探討
參考文獻
習題
設計方法插入說明B——電路模擬
進一步探討
參考文獻
第4章 導線
4.1 引言
4.2 簡介
4.3 互連參數——電容、電阻和電感
4.3.1 電容
4.3.2 電阻
4.3.3 電感
4.4 導線模型
4.4.1 理想導線
4.4.2 集總模型（Lumped Model）
4.4.3 集總RC模型
4.4.4 分布rc線
4.4.5 傳輸線
4.5 導線的SPICE模型
4.5.1 分布rc線的SPICE模型
4.5.2 傳輸線的SPICE模型
4.5.3 綜述：展望未來
4.6 小結
4.7 進一步探討
參考文獻
第二部分 電路設計
第5章 CMOS反相器
第6章 CMOS組合邏輯門的設計
設計方法插入說明C——如何模擬復雜的邏輯電路
設計方法插入說明D——復合門的版圖技術
第7章 時序邏輯電路設計
第三部分 繫統設計
第8章 數字集成電路的實現策略
設計方法插入說明E——和的特性描述
設計方法插入說明F——設計綜合
第9章 互連問題
第10章 數字電路中的時序問題
設計方法插入說明G——設計驗證
第11章 設計運算功能塊
第12章 存儲器和陣列結構設計
設計方法插入說明H——制造電路的驗證和測試
思考題答案
本書由美國加州大學伯克利分校Jan M.Rabaey教授等人所著。全書共12章，分為三部分：、電路設計和繫統設計。本書在對MOS器件和連線的特性做了簡要的介紹之後，深入分析了數字設計的核心——反相器，並逐步將這些知識延伸到組合邏輯電路、時序邏輯電路、控制器、運算電路以及存儲器這些復雜數字電路與繫統的設計中。為了反映數字集成電路設計進入深亞微米領域後正在發生的深刻變化，本書以CMOS工藝的實際電路為例，討論了深亞微米器件效應、電路很優化、互連線建模和優化、信號完整性、時序分析、時鐘分配、高性能和低功耗設計、設計驗證、芯片測試和可測性設計等主題，著重探討了深亞微米數字集成電路設計所面臨的挑戰和啟示。 本書可作為高等院校電子科學與技術（包括微電子與光電子）、電子與信息工程、計算機科學與技術、自動化等專業高年級本科生和研究生有關數字集成電路設計方面課程的教材，也可作為這一領域的工程等
