[ 收藏 ] [ 繁体中文 ]  
臺灣貨到付款、ATM、超商、信用卡PAYPAL付款,4-7個工作日送達,999元臺幣免運費   在線留言 商品價格為新臺幣 
首頁 電影 連續劇 音樂 圖書 女裝 男裝 童裝 內衣 百貨家居 包包 女鞋 男鞋 童鞋 計算機周邊

商品搜索

 类 别:
 关键字:
    

商品分类

  • 新类目

     管理
     投资理财
     经济
     社会科学
  • Verilog HDL數字設計與綜合(第2版)(本科教學版) 圖書
    該商品所屬分類:圖書 ->
    【市場價】
    276-400
    【優惠價】
    173-250
    【作者】 薩米爾·帕爾尼卡 
    【出版社】電子工業出版社 
    【ISBN】9787121427732
    【折扣說明】一次購物滿999元台幣免運費+贈品
    一次購物滿2000元台幣95折+免運費+贈品
    一次購物滿3000元台幣92折+免運費+贈品
    一次購物滿4000元台幣88折+免運費+贈品
    【本期贈品】①優質無紡布環保袋,做工棒!②品牌簽字筆 ③品牌手帕紙巾
    版本正版全新電子版PDF檔
    您已选择: 正版全新
    溫馨提示:如果有多種選項,請先選擇再點擊加入購物車。
    *. 電子圖書價格是0.69折,例如了得網價格是100元,電子書pdf的價格則是69元。
    *. 購買電子書不支持貨到付款,購買時選擇atm或者超商、PayPal付款。付款後1-24小時內通過郵件傳輸給您。
    *. 如果收到的電子書不滿意,可以聯絡我們退款。謝謝。
    內容介紹



    出版社:電子工業出版社
    ISBN:9787121427732
    商品編碼:10045081775637

    品牌:文軒
    出版時間:2022-01-01
    代碼:59

    作者:薩米爾·帕爾尼卡

        
        
    "



    作  者:(美)薩米爾·帕爾尼卡 著 夏宇聞 等 譯
    /
    定  價:59
    /
    出 版 社:電子工業出版社
    /
    出版日期:2022年01月01日
    /
    頁  數:308
    /
    裝  幀:平裝
    /
    ISBN:9787121427732
    /
    主編推薦
    "本書從用戶的角度全面闡述了Verilog HDL語言的重要細節和基本設計方法,並詳細介紹了Verilog 2001版的主要改進部分。本書重點關注如何應用Verilog語言進行數字電路和繫統的設計和驗證,而不僅僅講解語法。全書從基本概念講起,逐漸過渡到編程語言接口和邏輯綜合等高級主題。書中的內容全部符合Verilog HDL IEEE 1364-2001標準。本書適合電子、計算機、自動控制等專業的學習數字電路設計的大學本科高年級學生閱讀,也適合數字繫統設計工程師和已具有多年Verilog設計等
    目錄
    ●第一部分 Verilog基礎知識
    第1章 Verilog HDL數字設計綜述
    1.1 數字電路CAD技術的發展歷史
    1.2 硬件描述語言的出現
    1.3 典型設計流程
    1.4 硬件描述語言的意義
    1.5 Verilog HDL的優點
    1.6 硬件描述語言的發展趨勢
    第2章 層次建模的概念
    2.1 設計方法學
    2.2 四位脈動進位計數器
    2.3 模塊
    2.4 模塊實例
    2.5 邏輯仿真的構成
    2.6 舉例
    2.7 小結
    2.8 習題
    第3章 基本概念
    3.1 詞法約定
    3.2 數據類型
    3.3 繫統任務和編譯指令
    3.4 小結
    3.5 習題
    第4章 模塊和端口
    4.1 模塊
    4.2 端口
    4.3 層次命名
    4.4 小結
    4.5 習題
    第5章 門級建模
    5.1 門的類型
    5.2 門延遲
    5.3 小結
    5.4 習題
    第6章 數據流建模
    6.1 連續賦值語句
    6.2 延遲
    6.3 表達式、操作符和操作數
    6.4 操作符類型
    6.5 舉例
    6.6 小結
    6.7 習題
    第7章 行為級建模
    7.1 結構化過程語句
    7.2 過程賦值語句
    7.3 時序控制
    7.4 條件語句
    7.5 多路分支語句
    7.6 循環語句
    7.7 順序塊和並行塊
    7.8 生成塊
    7.9 舉例
    7.10 小結
    7.11 習題
    第8章 任務和函數
    8.1 任務和函數的區別
    8.2 任務
    8.3 函數
    8.4 小結
    8.5 習題
    第9章 實用建模技術
    9.1 過程連續賦值
    9.2 改寫(覆蓋)參數
    9.3 條件編譯和執行
    9.4 時間尺度
    9.5 常用的繫統任務
    9.6 小結
    9.7 習題
    第二部分 Verilog高級主題
    第10章 時序和延遲
    10.1 延遲模型的類型
    10.2 路徑延遲建模
    10.3 時序檢查
    10.4 延遲反標注
    10.5 小結
    10.6 習題
    第11章 開關級建模
    11.1 開關件
    11.2 舉例
    11.3 小結
    11.4 習題
    第12章 用戶自定義原語
    12.1 UDP的基礎知識
    12.2 表示組合邏輯的UDP
    12.3 表示時序邏輯的UDP
    12.4 UDP表中的縮寫符號
    12.5 UDP設計指南
    12.6 小結
    12.7 習題
    第13章 編程語言接口
    13.1 PLI的使用
    13.2 PLI任務的連接和調用
    13.3 內部數據表示
    13.4 PLI庫子程序
    13.5 小結
    13.6 習題
    第14章 使用Verilog HDL進行邏輯綜合
    14.1 什麼是邏輯綜合
    14.2 邏輯綜合對數字設計行業的影響
    14.3 Verilog HDL綜合
    14.4 邏輯綜合流程
    14.5 門級網表的驗證
    14.6 邏輯綜合建模技巧
    14.7 時序電路綜合舉例
    14.8 小結
    14.9 習題
    第15章 高級驗證技術
    15.1 傳統的驗證流程
    15.2 斷言檢查
    15.3 形式化驗證
    15.4 小結
    第三部分 附錄
    附錄A 強度建模和高級線網類型定義
    附錄B PLI子程序清單
    附錄C 關鍵字、繫統任務和編譯指令
    附錄D 形式化語法定義
    附錄E Verilog有關問題解答
    附錄F Verilog舉例
    參考文獻
    譯者後記
    內容簡介
    本書從用戶的角度全面闡述了Verilog HDL語言的重要細節和基本設計方法,並詳細介紹了Verilog2001版的主要改進部分。本書重點關注如何應用Verilog語言進行數字電路和繫統的設計和驗證,而不僅僅講解語法。全書從基本概念講起,逐漸過渡到編程語言接口和邏輯綜合等高級主題。書中的內容全部符合Verilog HDL IEEE 1364—2001標準。 本書適合電子、計算機、自動控制等專業的學習數字電路設計的大學本科高年級學生閱讀,也適合數字繫統設計工程師和已具有多年Verilog設計工作經驗的資深工程師參考。
    作者簡介
    (美)薩米爾·帕爾尼卡 著 夏宇聞 等 譯
    薩米爾·帕爾尼卡,Samir Palnitkar是美國Jambo Systems公司總裁。Jambo Systems公司是一流的專用集成電路設計和驗證服務公司,專門從事高級微處理器、網絡和通信芯片的設計服務。Palnitkar先生曾創辦了一繫列小型的高科技公司。他是Integrated Intellectual Property公司的創始人。該公司是一家專用集成電路設計公司,已被Lattice Semiconductor公司收購。後來,他創建了電子商務軟件公司Obongo,已被AOL Time Warner公司收購。 Palnitkar先生畢業於位於印度坎普爾市的印度理工學院電等



    "
     
    網友評論  我們期待著您對此商品發表評論
     
    相關商品
    在線留言 商品價格為新臺幣
    關於我們 送貨時間 安全付款 會員登入 加入會員 我的帳戶 網站聯盟
    DVD 連續劇 Copyright © 2024, Digital 了得網 Co., Ltd.
    返回頂部