本書以基礎理論和經典內容為核心，繫統全面地闡述了數字電子技術的概念、理論、器件、電路和電路分析設計方法，並通過器件應用與電路仿真設計，強化能力和素養的提高。

全書共7章，分別為概述、數制與編碼、邏輯代數基礎、組合邏輯電路、時序邏輯電路、半導體存儲器與可編程邏輯器件、數/模和模/數轉換電路。各章配有適量例題講解、習題和自測題，書末附有部分習題的參考答案、數字電子技術測試試卷與答案。

本書可作為通信、信息、電子、計算機、雷達、測控、自動化等專業本科生的基礎課教材，也可作為相關學科工程技術人員的參考書。

目錄

前言

常用符號和名詞中英文對照

D1章概述

1.1發展簡史

1.2基本概念

1.2.1數字信號

1.2.2數字電路

1.2.3設計方法

1.3硬件描述語言

1.3.1Verilog的歷史

1.3.2Verilog的優點

1.3.3Verilog的EDA工具組

1.4課程性質、目標與任務

本章小結

本章習題

D2章數制與編碼

2.1引言

2.2數制

2.2.1按位計數制

2.2.2數制轉換

2.2.3原碼、反碼和補碼

2.2.4補碼運算

2.3編碼

2.3.1數值的編碼表示

2.3.2字符的編碼表示

本章小結

本章習題

本章自測

D3章邏輯代數基礎

3.1引言

3.2邏輯關繫、邏輯代數和數字電路

3.2.1三種基本邏輯

3.2.2五種復合邏輯

3.3邏輯代數的定律和規則

3.3.1運算規則

3.3.2九大定律

3.3.3三大規則

3.4邏輯函數的描述方式

3.4.1邏輯表達式與真值表

3.4.2邏輯圖

3.4.3積之和式與Z小項表達式

3.4.4和之積式與Z大項表達式

3.5邏輯函數的化簡

3.5.1化簡的意義

3.5.2化簡的標準

3.5.3化簡方法——公式法

3.5.4化簡方法——卡諾圖法

3.5.5非WQ描述邏輯函數的化簡

本章小結

本章習題

本章自測

D4章組合邏輯電路

4.1引言

4.2組合邏輯——集成邏輯門

*4.2.1集成電路的基本概念

*4.2.2集成邏輯門的繫列

*4.2.3CMOS集成邏輯門的內部電路

4.2.4集成邏輯門的主要電氣指標

4.2.5集成邏輯門的輸入輸出結構

4.3基於邏輯門的組合邏輯電路分析

4.3.1一般步驟

4.3.2分析舉例

4.4基於邏輯門的組合邏輯電路設計

4.4.1一般步驟

4.4.2設計舉例

4.5常用中規模組合邏輯器件

*4.5.1加法器

*4.5.2數值比較器

4.5.3編碼器

4.5.4譯碼器

4.5.5數據選擇器

4.6中規模組合邏輯器件的應用

4.6.1微控制器報警編碼電路

4.6.2模/數轉換器中的編碼電路

4.6.3七段顯示譯碼

4.6.4地址譯碼

本章小結

本章習題

本章自測

D5章時序邏輯電路

5.1時序邏輯電路的基本概念

5.1.1時序邏輯電路的結構與特點

5.1.2時序邏輯電路的分類

5.1.3時序邏輯電路的描述方式

5.2時序邏輯電路的——

觸發器

*5.2.1基本RS觸發器

*5.2.2同步RS觸發器

5.2.3集成D觸發器

5.2.4集成JK觸發器

5.2.5集成T觸發器

5.2.6觸發器異步控制及功能轉換

5.3基於觸發器的同步時序電路

分析

5.3.1一般步驟

5.3.2分析舉例

5.4基於觸發器的同步時序電路

設計

5.4.1一般步驟

5.4.2設計舉例

5.5常用中規模時序邏輯器件

5.5.1計數器

5.5.2移位寄存器

5.6中規模時序邏輯器件的應用

5.6.1計時器

5.6.2分頻器

5.6.3序列檢測器

5.6.4序列發生器

5.6.5移位型計數器

本章小結

本章習題

本章自測

D6章半導體存儲器與可編程邏輯器件

6.1引言

6.2半導體存儲器概述

6.2.1半導體存儲器的分類

6.2.2ROM存儲器

6.2.3RAM存儲器

6.3半導體存儲器的使用

6.4可編程邏輯器件概述

6.4.1PLD的分類

6.4.2PLD的一般結構與表示方法

6.4.3LDPLD的編程特性

*6.4.4通用陣列邏輯器件

6.5高密度可編程邏輯器件

6.5.1與或陣列結構CPLD

6.5型查找表結構FPGA

6.6PLD開發流程

6.6.1創建工程

6.6.2源程序輸入

6.6.3ModelSim仿真

6.6.4引腳約束

6.6.5綜合Synthesis

6.6.6布局布線/實現Implementation

6.6.7生成比特流bitstream

6.6.8下載驗證

6.6.9固化程序到外部FLASH

本章小結

本章習題

本章自測

D7章數/模和模/數轉換電路

7.1引言

7.2數/模轉換器

7.2.1數/模轉換的基本原理

7.2.2權電阻型D/A轉換器

7.2.3R-2R倒T形D/A轉換器

7.2.4D/A轉換器的主要性能參數

7.3模/數轉換器

7.3.1模/數轉換的基本原理

7.3.2並行比較型A/D轉換器

7.3.3逐次逼近型A/D轉換器

7.3.4雙積分型A/D轉換器

7.3.5A/D轉換器的主要性能參數

本章小結

本章習題

本章自測

附錄

附錄A數字電路的Verilog設計

A.1設計層次（Design Hierarchy）

A.2模塊

A.3聲明與規則

A.4描述方式

A.5基本詞法

A.6語句

A.7數字電路Verilog設計實例

附錄B數字電路的計算機仿真設計

參考文獻