●緒論
●第一部分 Verilog數字設計基礎
● 第1章 Verilog的基本知識
● 1.1 硬件描述語言HDL
● 1.2 Verilog HDL的歷史
● 1.2.1 什麼是Verilog HDL
● 1.2.2 Verilog HDL的產生及發展
● 1.3 Verilog HDL和VHDL的比較
● 1.4 Verilog的應用情況和適用的設計
● 1.5 采用Verilog HDL設計復雜數字電路的優點
● 1.5.1 傳統設計方法――電路原理圖輸入法
● 1.5.2 Verilog HDL設計法與傳統的電路原理圖輸入法的比較
● 1.5.3 Verilog的標準化與軟核的重用
● 1.5.4 軟核、固核和硬核的概念及其重用
● 1.6 采用硬件描述語言(Verilog HDL)的設計流程簡介
● 1.6.1 自頂向下(Top_Down)設計的基本概念
● 1.6.2 層次管理的基本概念
● 1.6.3 具體模塊的設計編譯和仿真的過程
● 1.6.4 具體工藝器件的優化、映像和布局布線
● 小結
●部分目錄
