![](/c49/30/11123194955.jpg)
出版社:清華大學 ISBN:9787302437840 商品編碼:11123194955 開本:16 出版時間:2016-08-01 代碼:45 作者:吳厚航
" 基本信息- 商品名稱:勇敢的芯伴你玩轉NiosⅡ/電子設計與嵌入式開發實踐叢書
- 作者:編者:吳厚航
- 代碼:45
- 出版社:清華大學
- 書號:9787302437840
其他參考信息- 出版時間:2016-08-01
- 印刷時間:2016-08-01
- 版次:1
- 印次:1
- 開本:16開
- 包裝:平裝
- 頁數:191
- 字數:319千字
內容提要 吳厚航編著的《勇敢的芯伴你玩轉NiosⅡ》使用Altera公司的Cyclone Ⅳ FPGA器件,由淺入深地引領讀者從嵌入式繫統設計的大處著手,玩轉軟核處理器Nios Ⅱ。基於特定的FPGA實驗平臺,既有足夠的理論知識深度作支撐,也有豐富的例程進行實踐學習,並且穿插著筆者多年FPGA學習和開發過程中的各種經驗和技巧。 對於希望快速入手嵌入式繫統軟硬件開發的初學者,以及希望從繫統層面提升嵌入式開發能力的學習者,本書都是很好的選擇。 作者簡介吳厚航(網名:特權同學)具有10年的FPGA設計和板級硬件開發經歷,專注於FPGA在數據采集、時序產生、傳輸通信等方面的應用。擅長記錄、分析並總結各種經驗與技巧,撰寫並分享了上千篇FPGA相關博文。活躍於各大電子技術網站的FPGA社區或版塊,個人技術博客深受廣大網友的喜愛。 目錄第1章 基於Nios Ⅱ處理器的嵌入式繫統 1.1 片上繫統概述 1.2 Nios Ⅱ的優勢在哪裡 1.3 基於Nios Ⅱ處理器的FPGA開發流程 第2章 實驗平臺“勇敢的芯”板級電路詳解 2.1 板級電路整體架構 2.2 電源電路 2.3 復位與時鐘電路 2.3.1 關於FPGA器件的時鐘 2.3.2 關於FPGA器件的復位 2.3.3 實驗平臺電路解析 2.4 FPGA下載配置電路 2.5 SRAM接口電路 2.6 ADC/DAC芯片電路 2.7 UART接口電路 2.8 RTC接口電路 2.9 4×4矩陣按鍵電路 2.1 0VGA顯示接口電路 2.1 1蜂鳴器、數碼管、流水燈、撥碼開關電路 2.1 2超聲波接口、外擴LCD接口電路 第3章 Qsys繫統創建 3.1 Qsys繫統概述 3.2 Qsys總線互連 3.3 Quartus Ⅱ工程創建 3.4 進入Qsys繫統 3.5 Qsys界面簡介 3.6 新建Qsys繫統 3.7 保存Qsys繫統 3.8 加載Qsys繫統 勇敢的芯伴你玩轉Nios Ⅱ 第4章 Qsys通用組件添加與互連 4.1 時鐘組件添加與設置 4.2 Nios Ⅱ處理器添加與設置 4.3 RAM組件添加與配置 4.4 Nios Ⅱ處理器復位向量與異常向量地址設置 4.5 System ID組件添加與配置 4.6 JTAG UART組件添加與配置 4.7 Timer組件添加與配置 4.8 UART組件添加與配置 4.9 蜂鳴器PIO組件添加與配置 4.1 0撥碼開關PIO組件添加與配置 第5章 Qsys互連總線概述 5.1 嵌入式繫統的總線 5.2 AvalonMM總線 5.2.1 AvalonMM總線寫數據操作實例解析 5.2.2 AvalonMM總線讀數據操作實例解析 5.3 AvalonST總線 第6章 Qsys自定義組件設計 6.1 數碼管組件 6.1.1 功能概述 6.1.2 配置寄存器說明 6.1.3 組件創建與配置 6.1.4 組件添加與配置 6.1.5 組件互連與引出 6.2 ADC組件 6.2.1 功能概述 6.2.2 配置寄存器說明 6.2.3 組件創建與配置 6.2.4 組件添加與配置 6.2.5 組件互連與引出 6.3 DAC組件 6.3.1 功能概述 6.3.2 配置寄存器說明 6.3.3 組件創建與配置 6.3.4 組件添加與配置 6.3.5 組件互連與引出 6.4 超聲波測距組件 6.4.1 功能概述 6.4.2 配置寄存器說明 6.4.3 組件創建與配置 6.4.4 組件添加與配置 6.4.5 組件互連與引出 6.5 RTC組件 6.5.1 功能概述 6.5.2 配置寄存器說明 6.5.3 組件創建與配置 6.5.4 組件添加與配置 6.5.5 組件互連與引出 6.6 矩陣按鍵組件 6.6.1 功能概述 6.6.2 配置寄存器說明 6.6.3 組件創建與配置 6.6.4 組件添加與配置 6.6.5 組件互連與引出 第7章 Qsys繫統生成 7.1 中斷連接 7.2 地址分配 7.3 繫統生成 7.4 Qsys繫統例化模板 第8章 Quartus Ⅱ工程設計實現 8.1 Verilog頂層文件設計 8.2 語法檢查 8.3 引腳分配 8.4 繫 譯 第9章 軟件開發工具EDS 9.1 EDS軟件開啟 9.2 BSP工程創建 9.3 開啟BSP Editor 9.4 BSP Editor設置 9.5 BSP工程編譯 9.6 工程創建 9.7 C代碼源文件創建 9.8 軟件應用工程編譯 9.9 移除當前工程 9.1 0加載工程 9.1 1移植工程 0章 軟件實驗例程 10.1 Nios Ⅱ實例之Hello NIOS II 10.1.1 軟件功能概述 10.1.2 軟件代碼解析 10.1.3 板級調試 10.2 Nios Ⅱ實例之System ID與Timestamp 10.2.1 軟件功能概述 10.2.2 軟件代碼解析 10.2.3 板級調試 10.3 Nios Ⅱ實例之蜂鳴器定時鳴叫 10.3.1 軟件功能概述 10.3.2 軟件代碼解析 10.3.3 板級調試 10.4 Nios Ⅱ實例之撥碼開關輸入GIO控制 10.4.1 軟件功能概述 10.4.2 軟件代碼解析 10.4.3 板級調試 10.5 Nios Ⅱ實例之秒定時數碼管顯示 10.5.1 軟件功能概述 10.5.2 軟件代碼解析 10.5.3 板級調試 10.6 Nios Ⅱ實例之DAC遞增輸出 10.6.1 軟件功能概述 10.6.2 軟件代碼解析 10.6.3 板級調試 10.7 Nios Ⅱ實例之ADC采集打印 10.7.1 軟件功能概述 10.7.2 軟件代碼解析 10.7.3 板級調試 10.8 Nios Ⅱ實例之UART收發 10.8.1 軟件功能概述 10.8.2 軟件代碼解析 10.8.3 板級調試 10.9 Nios Ⅱ實例之RTCUART時間打印 10.9.1 軟件功能概述 10.9.2 軟件代碼解析 10.9.3 板級調試 10.10Nios Ⅱ實例之RTCUART時間重置 10.10.1 軟件功能概述 10.10.2 軟件代碼解析 10.10.3 板級調試 10.11 Nios Ⅱ實例之超聲波測距 10.11.1 軟件功能概述 10.11.2 軟件代碼解析 10.11.3 板級調試 10.12 Nios Ⅱ實例之倒車雷達 10.12.1 軟件功能概述 10.12.2 軟件代碼解析 10.12.3 板級調試 10.13 Nios Ⅱ實例之矩陣按鍵值采集 10.13.1 軟件功能概述 10.13.2 軟件代碼解析 10.13.3 板級調試 10.14 Nios Ⅱ實例之矩陣按鍵可調的ADC/DAC實例 10.14.1 軟件功能概述 10.14.2 軟件代碼解析 10.14.3 板級調試 10.15 Nios Ⅱ實例之計算器 10.15.1 軟件功能概述 10.15.2 軟件代碼解析 10.15.3 板級調試 1章 FPGA器件的代碼固化 11.1 嵌入式軟件HEX文件生成 11.2 程序存儲器初始化文件加載 11.3 JIC燒錄文件生成 11.4 JTAG燒錄配置
" |