基本信息

• 商品名稱：計算機邏輯設計(21世紀高等教育計算機規劃教材)
• 作者：編者:餘立功
• 代碼：45
• 出版社：人民郵電
• ISBN號：9787115382412

其他參考信息

• 出版時間：2015-08-01
• 印刷時間：2015-08-01
• 版次：1
• 印次：1
• 開本：16開
• 包裝：平裝
• 頁數：296
• 字數：499千字

內容提要

餘立功主編的《計算機邏輯設計》主要介紹計算 機邏輯分析和設計的基本理論和方法，包括開關理論 基礎、邏輯器件、組合邏輯的分析與設計方法、時序 邏輯的分析與設計方法。全書淡化了具體芯片的功能 ，而強化了邏輯設計對於硬件構成的作用。通過對 EDA環境及語言的介紹，讀者能方便地對計算機邏輯 設計進行實踐操作。全書共分為9章，內容包括：開 關理論基礎、邏輯電路器件、邏輯函數優化、組合邏 輯的分析與設計、時序邏輯構件、時序邏輯的分析與 設計、綜合邏輯設計、邏輯設計的VHDL語言、邏輯設 計環境及實例。
     本書結合了作者多年的教學實踐經驗，吸取了國 內外有關名著、資料的精華，目標明確，重點突出， 與計算機專業相關課程銜接緊密。本書含有大量例題 與習題，適合讀者邊學邊練。
     本書可作為普通院校計算機及相關專業的計算機 邏輯基礎（原數字電路）等課程的教材，也可作為相 關行業從業人員的參考用書。
    

目錄

**章 開關理論基礎
1.1 硬件技術概述
1.2 數制與編碼
1.2.1 進制與二進制
1.2.2 進制間數值的相互轉換
1.2.3 二-十進制碼
1.2.4 數的編碼
1.2.5 其他編碼
1.3 開關邏輯理論
1.3.1 基本邏輯運算
1.3.2 復合邏輯運算
1.3.3 基本定律和規則
1.3.4 邏輯函數的標準形式
1.3.5 邏輯函數的等價轉換
1.4 小結
習題
第2章 邏器件
2.1 晶體管開關原理
2.2 NMOS 邏輯門
2.3 CMOS 邏輯門
2.4 晶體管邏輯電路的性質
2.4.1 邏輯電路的等效電阻
2.4.2 邏輯電路的傳輸特性
2.4.3 邏輯電路的動態性質
2.4.4 邏輯電路的功耗性質
2.4.5 邏輯電路的負載特性
2.5 緩衝器、傳輸門和三態門
2.6 正邏輯與負邏輯
2.7 7400繫列標準芯片
2.8 可編程邏輯器件
2.8.1 可編程邏輯陣列（PLA）
2.8.2 可編程陣列邏輯 （PAL）
2.8.3 陣列的編程
2.8.4 復雜可編程邏輯器件（CPLD）
2.8.5 可編程邏輯器件（PLD）的實現
2.8.6 現場可編程門陣列（FPGA）
2.8.7 現場可編程門陣列（FPGA）的實現
2.9 定制芯片、和門陣列
2.10 小結
習題
第3章 邏輯函數優化
3.1 公式法化簡
3.2 卡諾圖法化簡
3.2.1 卡諾圖的構成
3.2.2 卡諾圖表示邏輯函數
3.2.3 卡諾圖上合並*小項
3.2.4 卡諾圖化簡邏輯函數
3.2.5 卡諾圖法與公式法
3.2.6 不完全確定的邏輯函數及其化簡
3.2.7 多輸出邏輯函數的化簡
3.3 列表法化簡
3.4 小結
習題
第4章 組合邏輯的分析與設計
4.1 小型組合邏輯的分析
4.2 小型組合邏輯的設計
4.3 邏件
4.3.1 多路選擇器
4.3.2 編碼器
4.3.3 譯碼器
4.3.4 碼型轉換器
4.4 算件
4.4.1 加法器
4.4.2 加/減法器
4.4.3 比較器
4.4.4 乘法器
4.5 中型組合邏輯的分析與設計
4.6 小結
習題
第5章 時件
5.1 雙穩態
5.2 鎖存器
5.2.1 基本RS鎖存器
5.2.2 門控RS鎖存器
5.2.3 門控D 鎖存器
5.3 觸發器
5.3.1 主從D 觸發器
5.3.2 主從RS觸發器
5.3.3 邊沿觸發的D 觸發器
5.3.4 帶清零和置數信號的D 觸發器
5.3.5 T觸發器
5.3.6 JK觸發器
5.4 寄存器
5.4.1 移位寄存器
5.4.2 雙向移位寄存器
5.5 計數器
5.5.1 異步計數器
5.5.2 同步計數器
5.5.3 並行置數計數器
5.5.4 二-十進制計數器
5.6 寄存器型計數器
5.6.1 環形計數器
5.6.2 扭環形計數器
5.7 小結
習題
第6章 時序邏輯分析與設計
6.1 同步時序邏輯的分析
6.1.1 小型同步時序邏輯分析實例
6.1.2 中型同步時序邏輯分析
6.2 時件的功能變換
6.3 同步時序邏輯的設計
6.3.1 小型同步時序邏輯設計實例
6.3.2 串行加法器的設計
6.3.3 計數器的設計
6.3.4 中型同步時序邏輯設計
6.3.5 狀態化簡
6.4 異步時序邏輯的分析
6.5 小結
習題
第7章 綜合邏輯設計
7.1 算法狀態機
7.2 算術結構的設計
7.3 總線結構的設計
7.4 存儲部件的設計
7.5 小結
習題
第8章 邏輯設計的VHDL語言
8.1 VHDL入門需掌握的基本知識
8.2 命名規則和注釋
8.3 對像及其說明、運算和賦值
8.3.1 信號、變量和常量
8.3.2 數據類型
8.3.3 信號、變量和常量的說明
8.3.4 常用運算符
8.3.5 賦值語句
8.4 if語句、case語句和process語句的使用
8.4.1 if 語句
8.4.2 process語句
8.4.3 case語句
8.5 設計實體
8.5.1 實體（entity）
8.5.2 結構體（architecture）
8.6 層次結構設計
8.6.1 component語句和port map語句
8.6.2 用層次結構設計方法設計一個與或門
8.7 一個通用寄存器組的設計
8.7.1 設計要求
8.7.2 設計方案
8.7.3 設計實現
8.8 用VHDL語言設計硬件的幾點建議
8.9 小結
習題
第9章 邏輯設計環境及實例
9.1 在Quartus II 9.0中用原理圖實現的設計實例
9.1.1 基本門路設計
9.1.2 加法器設計
9.2 在Quartus II 9.0中用VHDL語言的設計實例
9.2.1 編碼器的設計
9.2.2 譯碼器的設計
9.2.3 寄存器的設計
9.2.4 計數器的設計
9.2.5 分頻器的設計
9.3 在Quartus II 9.0中的數字繫統綜合設計實例
9.3.1 掃描數碼管顯示
9.3.2 交通燈控制器的設計實現
9.4 小結