![](/c49/30/10605506881.jpg)
出版社:電子工業 ISBN:9787121294877 商品編碼:10605506881 開本:16 出版時間:2016-07-01 代碼:59 作者:周潤景李志劉艷珍
" 基本信息 - 商品名稱:基於Quartus Prime的FPGA\\CPLD數字繫統設計實例(第3版EDA應用技術)
- 作者:編者:周潤景//李志//劉艷珍
- 代碼:59
- 出版社:電子工業
- ISBN號:9787121294877
其他參考信息 - 出版時間:2016-07-01
- 印刷時間:2016-07-01
- 版次:3
- 印次:1
- 開本:16開
- 包裝:平裝
- 頁數:375
- 字數:614千字
內容提要 周潤景、李志、劉艷珍編著的《基於Quartus Prime的FPGA\\CPLD數字繫統設計實例》以Ahera公司 全新推出的Quartus Prime 15.1為設計平臺,結合 大量的實例來介紹基於FPGA/CPLD數字繫統的設計方 法。書中的例子包含簡單的數字邏輯電路實例、數字 繫統設計實例及復雜的數字控制繫統設計實例,由淺 入深地介紹了采用Quartus Prime 15.1進行數字繫 統開發的設計流程、設計思想和設計技巧。 本書適合從事數字繫統設計的研發人員閱讀,也 可作為高等學校電子、通信、自動化等相關專業的教 學用書。 目錄 **章 FPGA設計基礎 1.1 數字集成電路的分類 1.2 標準邏輯器件 1.3 可編程邏輯器件 1.4 Quartus Prime簡介 1.5V HDL程序簡介 第2章 Quartus Prime的使用 2.1 原理圖設計 2.2 文本編輯 2.3 混合編輯(自底向上) 2.4 混合編輯(自頂向下) 第3章 門電路設計範例 3.1 與非門電路 3.2 或非門電路 3.3 異或門電路 3.4 三態門電路 3.5 單向總線緩衝器 3.6 雙向總線緩衝器 第4章 組合邏輯電路設計範例 4.1 編碼器 4.2 譯碼器 4.3 數據選擇器 4.4 數據分配器 4.5 數值比較器 4.6 加法器 4.7 減法器 第5章 觸發器設計範例 5.1 RS觸發器 5.2 JK觸發器 5.3 D觸發器 5.4 T觸發器 第6章 時序邏輯電路設計範例 6.1 同步計數器 6.2 異步計數器 6.3 減法計數器 6.4 可逆計數器 6.5 可變模計數器 6.6 寄存器 6.7 鎖存器 6.8 移位寄存器 6.9 順序脈衝發生器 6.10 序列信號發生器 6.11 分頻器 第7章 存儲器設計範例 7.1 隻讀存儲器(ROM) 7.2 隨機存儲器(RAM) 7.3 堆棧 7.4 FIFO 第8章 數字繫統設計範例 8.1 跑馬燈設計 8.2 8位數碼掃描顯示電路設計 8.3 4×4鍵盤掃描電路設計 8.4 數字頻率計 8.5 乒乓球遊戲機 8.6 交通控制器 8.7 數字鐘 8.8 自動售貨機 8.9 出租車計費器 8.10 電梯控制器 第9章 可參數化宏模塊及IP核的使用 9.1 ROM、RAM、FIFO的使用 9.2 乘法器、鎖相環的使用 9.3 正弦信號發生器的設計 9.4 NCO IP核的使用 **0章 深入使用Quartus Ⅱ開發軟件 10.1 使用ModelSim波形編輯器對VHDL設計進行仿真 10.2 TimeQuest時序分析儀的用法 10.3 SignalTap Ⅱ嵌入式邏輯分析儀的使用 10.4 VHDL硬件設計調試 10.5 在VHDL設計中使用庫模塊 **1章 基於FPGA的射頻熱療繫統 11.1 腫瘤熱療的生物學與物理技術概論 11.2 溫度場特性的仿真 11.3 射頻熱療繫統設計 11.4 繫統硬件電路設計 11.5 軟件實現 11.6 溫度場測量與控制的實驗 11.7 結論 **2章 基於FPGA的直流電動機伺服繫統 12.1 電動機控制發展情況 12.2 繫統控制原理 12.3 算法設計 12.4 繫統硬件設計原理 12.5 繫統軟件設計原理 12.6 繫統調試及結果分析 12.7 結論
" |