內容簡介

本書主要關注如何構建高能效具有學習能力的脈衝網絡硬件，並且提供建立具有學習能力的脈衝網絡硬件協同設計、協同優化方法。完整地描述從*級算法到底層硬件實現的細節。本書同樣涵蓋了脈衝網絡中的許多基礎知識和關鍵點。
本書從對脈衝網絡的概述開始，討論基於速率的人工神經網絡的應用和訓練，介紹實現神經網絡的多種方法，如通用處理器和專用硬件，數字加速器和模擬加速器。同時展示了一個為能適應神經網絡動態編程而建立的高能效加速器，驗證脈衝神經網絡的基礎概念和流行的學習算法，簡介脈衝神經網絡硬件。後面的章節為讀者介紹三個實現前述章節學習算法的設計案例（兩個基於傳統CMOS工藝，一個基於新興的納米工藝）。本書的結尾對脈衝網絡硬件進行總結與展望。

  目錄

  譯者序
前言
致謝
*1章 概述1
1.1 神經網絡的歷史1
1.2 軟件中的神經網絡2
1.2.1 人工神經網絡2
1.2.2 脈衝神經網絡2
1.3 神經形態硬件的需求3
1.4 本書的目標和大綱4
參考文獻6
*2章 人工神經網絡的基礎與學習9
2.1 人工神經網絡的工作原理9
2.1.1 推理9
2.1.2 學習10
2.2 基於神經網絡的機器學習13
2.2.1 監督學習13
2.2.2 強化學習15
2.2.3 無監督學習17
2.2.4 案例研究：基於動作的啟發式動態規劃18
2.3 網絡拓撲24
2.3.1 全連接神經網絡24
2.3.2 卷積神經網絡25
2.3.3 循環神經網絡27
2.4 數據集和基準29
2.5 深度學習31
2.5.1 前深度學   習   時代31
2.5.2 深度學習的崛起31
2.5.3 深度學習技術32
2.5.4 深度神經網絡示例38
參考文獻40
第3章 硬件中的人工神經網絡47
3.1 概述47
3.2 通用處理器48
3.3 數字加速器48
3.3.1 數字ASIC實現方法48
3.3.2 FPGA加速器61
3.4 模擬/混合信號加速器62
3.4.1 傳統集成技術中的神經網絡62
3.4.2 基於新興非易失性存儲器的神經網絡68
3.4.3 光學加速器71
3.5 案例研究：一種節能的自適應動態規劃加速器的程序設計72
3.5.1 硬件架構73
3.5.2 設計示例78
參考文獻82
第4章 脈衝神經網絡的工作原理與學習92
4.1 脈衝神經網絡92
4.1.1 常見的脈模型92
4.1.2 信息編碼94
4.1.3 脈與非脈的比較95
4.2 淺層SNN的學習96
4.2.1 ReSuMe96
4.2.2 Tempotron97
4.2.3 脈衝時間相關可塑性98
4.2.4 雙層神經網絡中通過調制權重依賴的STDP進行學習的方法101
4.3 深度SNN學習113
4.3.1 SpikeProp113
4.3.2 淺層網絡棧113
4.3.3 ANN的轉換115
4.3.4 深度SNN反向傳播的研究進展116
4.3.5 在多層神經網絡中通過調制權重依賴的STDP進行學習的方法116
參考文獻128
第5章 脈衝神經網絡的硬件實現133
5.1 對專用硬件的需求133
5.1.1 地址事件表示133
5.1.2 事件驅動計算134
5.1.3 漸進精度推理134
5.1.4 實現權重依賴的STDP學習規則的硬件注意事項138
5.2 數字脈衝神經網絡142
5.2.1 大規模脈衝神經網絡專用集成電路142
5.2.2 中小型數字脈衝神經網絡147
5.2.3 脈衝神經網絡中的硬件友好型強化學習149
5.2.4 多層脈衝神經網絡中的硬件友好型監督學習153
5.3 模擬/混合信號脈衝神經網絡161
5.3.1 基本構建塊161
5.3.2 大規模模擬/混合信號CMOS脈衝神經網絡163
5.3.3 其他模擬/混合信號CMOS脈衝神經網絡專用集成電路166
5.3.4 基於新興納米技術的脈衝神經網絡166
5.3.5 案例研究：脈衝神經網絡中基於憶阻器交叉開關的學習169
參考文獻183
第6章 總結190
6.1 展望190
6.1.1 腦啟發式計算190
6.1.2 新興的納米技術191
6.1.3 神經形態繫統的可靠計算192
6.1.4 人工神經網絡和脈衝神經網絡的融合193
6.2 結論194
參考文獻194
附錄197
術語表205