●叢書序言
序
前言
第1章CPU芯片研發過程概述1
1.1處理器和處理器核1
1.2芯片產品的研制過程2
1.3芯片設計的工作階段3
第2章硬件實驗平臺及FPGA設計流程5
2.1硬件實驗平臺5
2.1.1龍芯CPU設計與體繫結構教學實驗繫統5
2.1.2龍芯計算機繫統能力培養遠程實驗平臺7
2.2FPGA的設計流程8
2.2.1FPGA的一般設計流程9
2.2.2基於Vivado的FPGA設計流程10
2.2.3Vivado使用小貼士33
2.3任務與實踐35
第3章數字邏輯電路設計基礎36
3.1數字邏輯電路設計與Verilog代碼開發36
3.1.1面向硬件電路的設計思維方式37
3.1.2行為描述的Verilog編程風格38
3.1.3自頂向下的設計劃分過程38
3.1.4常用數字邏輯電路的Verilog描述39
3.2數字邏輯電路功能仿真的常見錯誤及其調試方法55
3.2.1功能仿真波形分析56
3.2.2波形異常類錯誤的調試60
3.3進一步使用Vivado66
3.3.1定制同步RAMIP核66
3.3.2定制異步RAMIP核68
3.3.3查看時序結果和資源利用率69
3.4任務與實踐69
3.4.1實踐任務一：寄存器堆仿真70
3.4.2實踐任務二：同步RAM和異步RAM仿真、綜合與實現71
3.4.3實踐任務三：數字邏輯電路的設計與調試72
第4章簡單流水線CPU設計74
4.1設計一個簡單的單周期CPU75
4.1.1設計單周期CPU的總體思路75
4.1.2單周期CPU的數據通路設計76
4.1.3單周期CPU的控制信號生成88
4.1.4復位的處理91
4.2不考慮相關衝突的流水線CPU設計92
4.2.1添加流水級間緩存92
4.2.2同步RAM的引入93
4.2.3調整更新PC的數據通路96
4.2.4不考慮相關衝突情況下流水線控制信號的設計96
4.3CPU設計開發環境（CPU_CDE）97
4.3.1快速上手CPU設計的開發環境97
4.3.2CPU設計開發環境的組織與結構99
4.3.3CPU設計開發環境使用進階113
4.4CPU設計的功能仿真調試技術117
4.4.1為什麼要用基於Trace比對的調試輔助手段117
4.4.2基於Trace比對調試手段的盲區及其對策119
4.4.3學會閱讀彙編程序和反彙編代碼119
4.4.4CPU調試中要抓取的信號以及如何看這些信號124
4.5指令相關與流水線衝突125
4.5.1處理寄存器寫後讀數據相關引發的流水線衝突126
4.5.2轉移計算未完成127
4.6流水線數據的前遞設計127
4.6.1前遞的數據通路設計128
4.6.2前遞的流水線控制信號調整130
4.6.3前遞引發的主頻下降131
4.7任務與實踐131
4.7.1實踐任務一：簡單CPU參考設計調試132
4.7.2實踐任務二：用阻塞技術解決相關引發的衝突132
4.7.3實踐任務三：用前遞技術解決相關引發的衝突133
第5章在流水線中添加運算類指令134
5.1算術邏輯運算類指令的添加134
5.1.1ADD、ADDI和SUB指令的添加134
5.1.2SLTI和SLTIU指令的添加135
5.1.3ANDI、ORI和XORI指令的添加135
5.1.4SLLV、SRLV和SRAV指令的添加135
5.2乘除法運算類指令的添加136
5.2.1調用 linxIP實現乘除法運算部件136
5.2.2電路級實現乘法器140
5.2.3電路級實現除法器147
5.3乘除法配套數據搬運指令的添加154
5.3.1乘法運算實現為單周期的情況155
5.3.2乘法運算實現為多周期流水的情況155
5.4任務與實踐156
第6章在流水線中添加轉移指令和訪存指令157
6.1轉移指令的添加157
6.1.1BGEZ、BGTZ、BLEZ和BLTZ指令158
6.1.2J指令158
6.1.3BLTZAL和BGEZAL指令158
6.1.4JALR指令158
6.2訪存指令的添加158
6.2.1LB、LBU、LH和LHU指令的添加158
6.2.2SB和SH指令的添加159
6.2.3非對齊訪存指令的說明160
6.2.4LWL和LWR指令的添加162
6.2.5SWL和SWR指令的添加164
6.3任務與實踐164
第7章例外和中斷的支持166
7.1例外和中斷的基本概念166
7.1.1例外是一套軟硬件協同處理的機制166
7.1.2準確例外167
7.2MIPS指令繫統中與例外相關的功能定義168
7.2.1CP0寄存器168
7.2.2例外產生條件的判定168
7.2.3例外入口170
7.2.4MFC0和MTC0指令170
7.2.5ERET指令170
7.3流水線CPU實現例外和中斷的設計要點170
7.3.1例外檢測邏輯170
7.3.2準確例外的實現172
7.3.3CP0寄存器173
7.3.4CP0衝突179
7.4任務與實踐180
7.4.1實踐任務一：添加syscall例外支持181
7.4.2實踐任務二：添加其他例外支持181
第8章A線接口設計184
8.1類SRAM總線184
8.1.1主方和從方185
8.1.2類SRAM總線接口信號的定義185
8.1.3類SRAM總線的讀寫時序186
8.1.4類SRAM總線的約束189
8.2類SRAM總線的設計189
8.2.1取指設計的考慮190
8.2.2訪存設計的考慮195
8.3A線協議195
8.3.1A線信號一覽195
8.3.2理解A線協議197
8.3.3類SRAM總線接口信號與A線接口信號的關繫202
8.4類SRAM-AXI的轉接橋設計203
8.4.1轉接橋的頂層接口203
8.4.2轉接橋的設計要求204
8.4.3轉接橋的設計建議204
8.5任務與實踐205
8.5.1實踐任務一：添加類SRAM總線支持205
8.5.2實踐任務二：添加A線支持208
8.5.3實踐任務三：完成AXI隨機延遲驗證210
第9章TLBMMU設計211
9.1TLB模塊的基礎知識212
9.1.1TLB的虛實地址轉換212
9.1.2TLB的軟件訪問214
9.1.3TLB的軟硬件交互機制215
9.2TLB模塊設計的分析217
9.3TLB相關的CP0寄存器與指令的實現219
9.4利用TLB進行虛實地址轉換及TLB例外221
9.5任務與實踐222
9.5.1實踐任務一：TLB模塊設計222
9.5.2實踐任務二：添加TLB相關指令和CP0寄存器224
9.5.3實踐任務三：添加TLB相關例外支持225
第10章高速緩存設計226
10.1Cache模塊的設計227
10.1.1Cache的設計規格227
10.1.2Cache模塊的數據通路設計228
10.1.3Cache模塊內部的控制邏輯設計237
10.1.4Cache的硬件初始化問題241
10.2將Cache模塊集成至CPU中242
10.2.1Cache命中情況下的CPU流水線適配242
10.2.2Cache缺失情況下的CPU流水線適配243
10.2.3Uncache訪問的處理243
10.3CACHE指令245
10.3.1CACHE指令的定義245
10.3.2CACHE指令的實現247
10.4性能測試程序247
10.4.1Dhrystone247
10.4.2Coremark250
10.5Cache的性能251
10.6任務與實踐252
10.6.1實踐任務一：Cache模塊設計252
10.6.2實踐任務二：在CPU中集成ICache254
10.6.3實踐任務三：在CPU中集成DCache255
10.6.4實踐任務四：在CPU中添加CACHE指令256
第11章進階設計258
11.1運行Linux內核258
11.1.1復雜SoC搭建259
11.1.2CPU的進一步完善259
11.1.3調試建議260
11.2提升主頻的常用方法261
11.2.1平衡各級流水線的延遲261
11.2.2優化大概率事件的處理邏輯261
11.2.3用面積和功耗換時序262
11.2.4進一步切分流水線262
11.3靜態雙發射流水線的實現262
11.4動態調度機制的實現263
11.4.1一個雙發射動態調度流水線的設計實例263
11.4.2動態調度中常見電路結構的RTL實現266
11.5硬件轉移預測技術266
11.5.1硬件轉移預測的流水線設計框架267
11.5.2一個輕量級轉移預測器的設計規格268
11.6訪存優化技術269
11.6.1storebuffer269
11.6.2Non-blockingCache270
11.6.3訪存亂序執行271
11.6.4多級Cache271
11.6.5Cache預取272
11.7多核處理器的實現272
11.7.1多核互聯結構273
11.7.2多核編號273
11.7.3核間中斷273
11.7.4多核情況下的存儲一致性274
11.7.5LL-SC指令對的訪存原子性282
附錄A龍芯CPU設計與體繫結構教學實驗繫統285
附錄BVivado的安裝288
附錄C簡單MIPS指令繫統規範301
附錄DVivado使用進階345

本書面向CPU設計的初學者，采用循序漸進、層層推進的方式介紹CPU的完整開發過程。全書包括三部分：第一部分（第1~3章）介紹工程化CPU的研發過程以及設計CPU需要掌握的基礎知識；第二部分（第4~10章）從一個基本的單周期CPU設計開始，逐步引入流水線、指令、例外、中斷等功能，並完成總線、TLBMMU、高速緩存等功能的設計；第三部分（第11章）為進階設計內容，涵蓋Linux內核、提升主頻、雙發射流水線、動態調度、訪存優化、多核處理器等功能的實現。本書內容新穎、理論聯繫實際、圖文並茂，適合作為高校計算機及相關專業計算機組成、計算機體繫結構、CPU設計等課程的教材或參考書，也可作為從事CPU設計的技術人員的參考讀物。

汪文祥,邢金璋 著