●第1章 Verilog HDL入門簡介 1
●1.1 集成電路設計流程簡介 1
●1.2 數字電路設計範例 3
●1.3 Verilog HDL建模範例 5
●1.4 兩種硬件描述語言 9
●第2章 Verilog HDL門級建模 10
●2.1 門級建模範例 10
●2.2 門級建模基本語法 12
●2.2.1 模塊定義 12
●2.2.2 端口聲明 13
●2.2.3 門級調用 14
●2.2.4 模塊實例化 17
●2.2.5 內部連線聲明 20
●2.3 MOS開關與UDP 21
●2.4 層次化設計 22
●2.5 應用實例 22
●實例2-1—4位全加器的門級建模 22
●實例2-2—2-4譯碼器的門級建模 25
●實例2-3—主從D觸發器的門級建模 27
●實例2-4—1位比較器的門級建模 28
●部分目錄

Verilog HDL是一種使用廣泛的硬件描述語言，目前在靠前無論是集成電路還是嵌入式設計的相關專業都會使用到這種硬件描述語言。市面上介紹Verilog HDL的教材很好廣泛，各有不同的偏重。    在靠前版廣泛應用的基礎上，吸收了眾多讀者的寶貴建議，大幅完善了第2版內容。本書著重從設計角度入手，每章都力求讓讀者掌握一種設計方法，能夠利用本章知識進行完整的設計，從模塊的角度逐步完成對Verilog HDL語法的學習，從而在整體上掌握Verilog HDL語法。為了達到這個目的，每章中都會給出使用本章知識完成的實例，按照門級、數據流級、行為級、任務和函數、測試模塊、可綜合設計和完整實例的順序向讀者介紹Verilog HDL的語法和使用方式。書中出現的所有代碼均經過仿真，力求準確，另外配套有書中所有實例源等