[ 收藏 ] [ 繁体中文 ]  
臺灣貨到付款、ATM、超商、信用卡PAYPAL付款,4-7個工作日送達,999元臺幣免運費   在線留言 商品價格為新臺幣 
首頁 電影 連續劇 音樂 圖書 女裝 男裝 童裝 內衣 百貨家居 包包 女鞋 男鞋 童鞋 計算機周邊

商品搜索

 类 别:
 关键字:
    

商品分类

  • 新类目

     管理
     投资理财
     经济
     社会科学
  • 航天型號可編程邏輯器件軟件驗證技術與實踐
    該商品所屬分類:圖書 -> 科技
    【市場價】
    617-896
    【優惠價】
    386-560
    【作者】 祝宇董冠濤劉偉 
    【折扣說明】一次購物滿999元台幣免運費+贈品
    一次購物滿2000元台幣95折+免運費+贈品
    一次購物滿3000元台幣92折+免運費+贈品
    一次購物滿4000元台幣88折+免運費+贈品
    【本期贈品】①優質無紡布環保袋,做工棒!②品牌簽字筆 ③品牌手帕紙巾
    版本正版全新電子版PDF檔
    您已选择: 正版全新
    溫馨提示:如果有多種選項,請先選擇再點擊加入購物車。
    *. 電子圖書價格是0.69折,例如了得網價格是100元,電子書pdf的價格則是69元。
    *. 購買電子書不支持貨到付款,購買時選擇atm或者超商、PayPal付款。付款後1-24小時內通過郵件傳輸給您。
    *. 如果收到的電子書不滿意,可以聯絡我們退款。謝謝。
    內容介紹



    出版社:中國宇航出版社
    ISBN:9787515917139
    商品編碼:68742070450

    品牌:文軒
    出版時間:2019-12-01
    代碼:68

    作者:祝宇,董冠濤,劉偉

        
        
    "
    作  者:祝宇,董冠濤,劉偉 著
    /
    定  價:68
    /
    出 版 社:中國宇航出版社
    /
    出版日期:2019年12月01日
    /
    頁  數:209
    /
    裝  幀:平裝
    /
    ISBN:9787515917139
    /
    目錄
    ●第1章 可編程邏輯器件概述
    1.1 可編程邏輯器件的工作原理和內部結構
    1.1.1 CPLD工作原理及內部結構
    1.1.2 FPGA工作原理及內部結構
    1.2 可編程邏輯器件軟件開發環境及工藝特點
    1.3 可編程邏輯器件在航天型號中的應用
    1.3.1 高速通信
    1.3.2 電子對抗
    1.3.3 數字圖像處理
    1.3.4 邏輯接口
    1.3.5 信息安全
    1.4 可編程邏輯器件國產化現狀
    第2章 航天型號可編程邏輯器件軟件開發通用要求
    2.1 研制技術流程
    2.1.1 任務分析
    2.1.2 需求分析
    2.1.3 設計驗證實現
    2.1.4 功能驗證
    2.1.5 綜合布局布線
    2.1.6 時序驗證
    2.1.7 編程下載
    2.1.8 設計確認
    2.1.9 第三方驗證
    2.1.10 驗收
    2.1.11 固化和落焊
    2.1.12 運行維護
    2.2 研制可行性分析
    2.2.1 沿用可行性分析
    2.2.2 配置參數修改可行性分析
    2.2.3 適應性修改可行性分析
    2.3 支持與管理活動
    2.3.1 配置管理
    2.3.2 質量保證
    2.3.3 糾正措施
    2.3.4 風險管理
    2.3.5 保密性有關活動
    2.3.6 分承制方管理
    2.3.7 與獨立驗證和確認機構建立聯繫
    2.3.8 與相關開發方的協調
    第3章 航天型號可編程邏輯器件軟件測試要求及流程
    3.1 測試要求
    3.1.1 測試級別
    3.1.2 測試類型
    3.2 驗證流程
    3.2.1 測試目的
    3.2.2 測試內容
    3.2.3 測試過程
    3.2.4 驗證問題處理要求
    第4章 航天型號可編程邏輯器件軟件驗證技術
    4.1 設計檢查
    4.1.1 文檔檢查
    4.1.2 代碼檢查
    4.1.3 跨時鐘域檢查
    4.2 功能仿真
    4.2.1 功能仿真的目的
    4.2.2 功能仿真的輸入
    4.2.3 功能仿真的方法和過程
    4.2.4 功能仿真覆蓋率收集
    4.3 門級仿真
    4.3.1 門級仿真的目的和前提
    4.3.2 門級仿真的方法和過程
    4.4 時序仿真
    4.4.1 時序仿真的目的和前提
    4.4.2 時序仿真的方法和過程
    4.5 靜態時序分析
    4.5.1 靜態時序分析概述
    4.5.2 靜態時序分析方法
    4.6 邏輯等效性檢查
    4.6.1 啟動
    4.6.2 加載指導文件
    4.6.3 加載參考設計和被驗證設計
    4.6.4 執行setup
    4.6.5 執行match
    4.6.6 執行verify
    4.6.7 注意事項
    4.7 實物測試
    4.7.1 實物測試的主要內容
    4.7.2 實物測試的方法
    第5章 航天型號可編程邏輯器件軟件驗證實踐
    5.1 灰度圖像信息采集FPGA邏輯需求說明
    5.1.1 功能需求說明
    5.1.2 開發環境說明
    5.1.3 程序設計
    5.2 灰度圖像信息采集FPGA邏輯驗證
    5.2.1 代碼審查
    5.2.2 仿真驗證
    5.2.3 靜態時序分析
    5.2.4 跨時鐘域檢查
    5.2.5 邏輯等效性檢查
    5.2.6 實物測試
    5.3 灰度圖像信息采集FPGA邏輯問題報告單
    5.4 灰度圖像信息采集FPGA邏輯回歸驗證
    5.5 灰度圖像信息采集FPGA邏輯驗證總結
    第6章 航天型號可編程邏輯器件軟件驗證經驗
    6.1 VHDL和Verilog語言設計規則
    6.1.1 VHDL和Verilog語言簡介
    6.1.2 VHDL和Verilog語言設計規則介紹
    6.2 安全性、可靠性設計方法
    6.2.1 速度與面積設計
    6.2.2 狀態機設計
    6.2.3 時鐘信號設計
    6.2.4 復位信號設計
    6.2.5 跨時鐘域信號處理
    6.2.6 信號傳輸設計
    6.2.7 FPGA開發軟件版本要求
    6.2.8 FPGA器件選擇要求
    6.2.9 設計約束要求
    6.2.10 時鐘管理模塊使用要求
    6.2.11 餘量設計
    6.2.12 邊界安全性設計
    6.2.13 內部信號設計
    6.2.14 中斷設計
    6.2.15 內部存儲區設置要求
    6.2.16 內部DSP設計要求
    6.2.17 模塊扇入扇出要求
    6.2.18 信號扇入扇出要求
    6.2.19 管腳設計
    6.2.20 抗單粒子翻轉安全性設計
    6.2.21 高級語言編程
    6.2.22 清理軟件多餘物
    6.2.23 容錯設計
    6.3 時序約柬及典型時序優化方法
    6.3.1 時序相關基本概念
    6.3.2 可編程邏輯器件時序約束設計
    6.3.3 典型時序優化方法
    6.4 測試中發現的典型缺陷
    6.4.1 繫統設計類
    6.4.2 接口設計類
    6.4.3 時鐘/跨時鐘域處理類
    6.4.4 復位及初始化類
    6.4.5 設計約束類
    6.4.6 健壯性設計類
    6.4.7 狀態機類
    6.4.8 編碼規範類
    參考文獻
    內容簡介
    本書繫統地論述了可編程邏輯器件軟件:從研制階段的研制流程要求,到可編程邏輯器件的軟件測試要求;從源代碼的規範性測試技術到功能級仿真,再到網表級功能和時序驗證技術;從代碼級的設計經驗總結到功能級、時序級典型問題分析總結。



    "
     
    網友評論  我們期待著您對此商品發表評論
     
    相關商品
    【同作者商品】
    祝宇董冠濤劉偉
      本網站暫時沒有該作者的其它商品。
    有該作者的商品通知您嗎?
    請選擇作者:
    祝宇董冠濤劉偉
    您的Email地址
    在線留言 商品價格為新臺幣
    關於我們 送貨時間 安全付款 會員登入 加入會員 我的帳戶 網站聯盟
    DVD 連續劇 Copyright © 2024, Digital 了得網 Co., Ltd.
    返回頂部