●第1章 概述 1
1.1 數字信號處理器的基本概念和特點 1
1.1.1 數字信號處理器的基本概念 1
1.1.2 數字信號處理器的特點 2
1.2 數字信號處理器的發展歷史和應用 3
1.2.1 數字信號處理器的發展歷史 3
1.2.2 數字信號處理器的應用 5
1.3 ADI公司的DSP繫列簡介 6
1.3.1 Blackfin繫列定點處理器 6
1.3.2 SHARC繫列DSP的基本特點 7
1.3.3 TigerSHARC 繫列DSP的特點 8
第2章 TS繫列DSP的內核結構 13
2.1 TS繫列DSP的內核結構概述 13
2.1.1 TS101S的內核結構概述 13
2.1.2 TS20XS的內核結構概述 14
2.2 TS處理器的運算模塊 15
2.2.1 運算模塊的組成 15
2.2.2 運算模塊的寄存器 16
2.2.3 算術ALU 17
2.2.4 乘法器 19
2.2.5 移位器 20
2.2.6 TS201S的通信邏輯(CLU) 21
2.3 TS處理器的整型算術 22
2.3.1 IALU結構 22
2.3.2 IALU的寄存器 23
2.3.3 IALU算術、邏輯和函數操作 25
2.4 TS101S的程序控制器 25
2.4.1 程序控制器的功能 25
2.4.2 程序控制器的寄存器 28
2.4.3 指令對齊緩衝池(IAB) 32
2.4.4 分支地址緩衝池(BTB) 33
2.4.5 程序控制器的使用實例 36
2.5 TS20XS的程序控制器 37
2.5.1 程序控制器的寄存器 38
2.5.2 程序控制器的指令流水 38
2.5.3 指令對齊緩衝池(IAB)和分支地址緩衝池(BTB) 41
第3章 TS繫列DSP的存儲器及寄存器 43
3.1 TS101S處理器的總線 43
3.1.1 TS101S的內部總線 43
3.1.2 TS101S的外部總線 44
3.1.3 總線控制與狀態寄存器 45
3.1.4 多處理器連接與總線仲裁 52
3.1.5 主機接口 56
3.2 TS101S的存儲器組織 58
3.2.1 全局尋址空間 58
3.2.2 外部存儲器尋址空間 59
3.2.3 內部存儲器尋址空間 60
3.2.4 多處理器空間和主機尋址空間 60
3.3 TS101S的寄存器組 61
3.3.1 寄存器分組 61
3.3.2 運算模塊中的寄存器組 63
3.3.3 IALU的寄存器組 65
3.3.4 程序控制器的寄存器組 65
3.3.5 中斷向量表寄存器組 67
3.3.6 外部口(EP)寄存器組 68
3.4 TS20XS的總線 71
3.4.1 TS20XS的內部總線 71
3.4.2 TS20XS的SOC接口 72
3.5 TS201S的存儲器組織 74
3.5.1 TS201S的尋址空間 74
3.5.2 全局尋址映射空間 75
3.5.3 主機尋址空間 76
3.5.4 外部存儲器尋址空間 76
3.5.5 多處理器尋址空間 77
3.5.6 處理器內部存儲空間 77
3.5.7 TS201S的內部存儲器組織 78
3.6 TS201S處理器的寄存器組 92
3.6.1 運算塊寄存器組 93
3.6.2 IALU寄存器組 93
3.6.3 程序控制器寄存器組 94
3.6.4 Cache寄存器組(存儲器控制寄存器) 95
3.6.5 中斷寄存器組 97
3.6.6 DMA控制和狀態寄存器組 99
3.6.7 鏈路口寄存器組 99
3.6.8 外部總線接口寄存器組 101
第4章 TS繫列DSP的I/O資源 102
4.1 TS處理器的中斷 102
4.1.1 TS處理器的中斷源 102
4.1.2 TS處理器的中斷向量 104
4.1.3 可編程的中斷控制寄存器 106
4.1.4 中斷處理過程 108
4.1.5 中斷返回與異常 111
4.1.6 中斷服務程序實例 112
4.2 TS處理器的DMA傳輸 113
4.2.1 DMA控制器與傳輸控制塊 114
4.2.2 DMA控制與狀態寄存器 117
4.2.3 鏈式DMA與二維DMA 119
4.2.4 外部口DMA 121
4.2.5 AutoDMA與鏈路口DMA 125
4.3 TS101S的鏈路口 128
4.3.1 鏈路口資源 128
4.3.2 鏈路口通信協議 129
4.3.3 鏈路口控制及狀態寄存器 133
4.4 TS20XS處理器的鏈路口 134
4.4.1 TS20XS鏈路口結構 135
4.4.2 鏈路口的控制和狀態寄存器 136
4.4.3 鏈路口的連接方式和工作 139
4.4.4 鏈路口通信協議 141
4.4.5 鏈路口的傳輸延遲 144
4.4.6 鏈路口的故障檢測機制 144
第5章 TS繫列DSP的指令繫統 146
5.1 TS繫列DSP的數據格式 146
5.1.1 單精度浮點數據格式 146
5.1.2 擴展精度浮點數據格式 147
5.1.3 定點數據格式 147
5.2 TS繫列DSP的指令結構和寄存器 148
5.2.1 指令行結構 148
5.2.2 寄存器名稱和使用 150
5.3 存儲器的尋址和訪問方式 152
5.3.1 直接和間接尋址 152
5.3.2 循環尋址 153
5.3.3 位反序尋址 154
5.3.4 存儲器的訪問類型 156
5.3.5 寄存器傳送和立即數擴展操作 157
5.4 TS處理器的指令 158
5.4.1 ALU指令 158
5.4.2 CLU指令 180
5.4.3 乘法器指令 185
5.4.4 移位器指令 201
5.4.5 IALU指令 209
5.4.6 IALU加載/存儲/傳輸指令 213
5.5 TS處理器的指令並行規則和約束條件 216
5.5.1 指令並行規則 216
5.5.2 並行指令的通用約束 221
5.5.3 計算塊指令約束 222
5.5.4 IALU指令約束 224
5.5.5 程序控制指令約束 226
第6章 TS繫列DSP的程序設計與開發 227
6.1 TS處理器程序設計概述 227
6.2 彙編器和彙編語言程序設計 228
6.2.1 標識符和運算符 228
6.2.2 預處理偽指令 231
6.2.3 彙編偽指令 232
6.2.4 彙編程序舉例 233
6.3 C編譯器和C程序設計 235
6.3.1 C編譯器的特點 235
6.3.2 C編譯器支持的數據類型 236
6.3.3 實時運行模式與實時運行庫 237
6.3.4 C/C++與彙編程序接口 240
6.3.5 C程序優化 248
6.3.6 程序優化的實例 254
6.4 鏈接器和LDF(鏈接描述文件) 260
6.4.1 鏈接器 260
6.4.2 LDF文件中常用的鏈接器命令 261
6.4.3 LDF文件的編寫 265
6.5 VisualDSP++集成開發工具 272
6.5.1 集成開發工具及其特點 272
6.5.2 利用IDDE進行程序開發的過程 273
6.5.3 Debugger工具及其使用 278
第7章 TS繫列DSP的接口技術 295
7.1 TS處理器外部總線接口技術 295
7.1.1 TS處理器的外部總線概述 295
7.1.2 EPROM和Flash接口 296
7.1.3 典型外部總線接口範例 308
7.2 主機接口 313
7.3 SDRAM接口 315
7.3.1 SDRAM接口信號 315
7.3.2 SDRAM編程 317
7.3.3 SDRAM接口擴展舉例 322
7.4 TS處理器與常用器件的接口技術 325
7.4.1 與雙口RAM的接口技術 325
7.4.2 與ADC的接口技術 328
7.4.3 與DAC的接口技術 334
7.5 TS處理器的DMA傳輸 337
7.5.1 內部存儲器到外部存儲器的DMA 337
7.5.2 鏈式DMA與二維DMA 339
7.5.3 鏈路口DMA 344
第8章 TS繫列DSP繫統設計技術 347
8.1 TS處理器的復位電路設計 347
8.1.1 TS101S的復位方式 347
8.1.2 TS101S處理器復位電路設計 348
8.2 TS處理器的引導模式和引導程序 349
8.2.1 TS處理器的引導模式 349
8.2.2 引導程序的生成方法 350
8.2.3 引導程序舉例 351
8.3 初始化程序和特殊引腳 357
8.3.1 初始化參數 357
8.3.2 初始化程序舉例 357
8.3.3 特殊引腳功能說明 358
8.4 TS處理器繫統時鐘設計 361
8.4.1 TS101S繫統時鐘設計 361
8.4.2 TS201S的繫統時鐘設計 364
8.5 TS處理器設計 366
8.5.1 TS處理器電源供電的特點和要求 366
8.5.2 TS101S的設計 374
8.5.3 TS201S處理器電源濾波要求 378
8.5.4 TS201S處理器電源設計 381
8.5.5 TS201S繫統功耗及散熱設計 382
8.6 JTAG接口設計 382
8.6.1 硬件仿真器概述 382
8.6.2 JTAG連接 383
8.6.3 ICE配置與測試 385
8.7 信號處理繫統設計 386
8.7.1 處理器類型的選擇 386
8.7.2 信號處理器體繫設計 389
8.7.3 信號處理器PCB拓撲設計 392
8.8 多處理器繫統的數據傳輸和同步協調技術 394
8.8.1 多處理器繫統的數據傳輸方式 394
8.8.2 繫統工作的協調和同步方法 399
8.8.3 多處理器繫統的並行流水工作 401
第9章 TS繫列DSP繫統設計實例 405
9.1 通信信號參數估計的例子 405
9.1.1 基於高階循環累積量的載頻估計 405
9.1.2 通信信號參數分析的硬件及軟件實現 405
9.2 脈衝分選的例子 410
9.2.1 PRI變換 410
9.2.2 脈衝分選硬件和軟件實現 411
9.3 通信信號監測繫統設計實例 417
9.3.1 繫統需求 417
9.3.2 設計思路 417
9.3.3 繫統硬件設計 418
9.3.4 繫統軟件設計 422
9.4 鏈路口耦合構成多處理器繫統 426
9.4.1 處理器繫統組成 426
9.4.2 脈衝壓縮和固定雜波對消處理 427
9.4.3 動目標檢測(MTD) 428
9.4.4 恆虛警處理 430
9.5 多DSP繫統的設計實例 432
9.5.1 WCDMA基帶處理板功能 432
9.5.2 WCDMA基帶處理板時序要求 433
9.5.3 WCDMA基帶處理板硬件方案 433
參考文獻 442

本書是高等學校電子信息類專業本科和研究生的DSP技術及其應用課程的教材，在介紹ADI公司的浮點TigerSHARC繫列DSP的內核結構、存儲器組織和總線結構、接口技術及其指令繫統的基礎上，重點討論了TS101S和TS201S的程序設計、接口設計和繫統設計技術，並給出了幾個基於TS101S和TS201S的信號處理器繫統的設計實例。本書在介紹TigerSHARC繫列DSP基礎知識的同時，立足於實際應用繫統的設計要求，注重基本原理與實際應用相結合，可使讀者快速掌握DSP的基本原理及其在數字信號處理中的應用技巧。
本書既可作為電子信息類專業DSP應用技術課程的本科生和研究生教材，也可作為相關專業高年級本科生和研究生及從事DSP技術設計和開發的專業技術人員的參考書。

    通用DSP（以下簡稱DSP）實際上是一種專門針對數字信號處理應用而設計的專門的處理器。按照其指令繫統可以分為定點處理器和浮點處理器。定點處理器算術(ALU)的運算針對定點數（整數或者小數）設計，一般可以直接進行定點數的運算，不能直接進行浮點數（實數）的運算。當利用定點處理器進行浮點數運算時，其運算時間會增加，從而導致運行效率急劇下降。而浮點處理器通常設計有專門的浮點數加法和乘法硬件，它既可進行浮點數的運算，也可進行定點數的運算，並且完成浮點數運算和定點數運算的時間或者指令周期數相同。因此，浮點處理器運算精度高，可以完成各種復雜的數字信號處理算法。
    ……