●第1章可編程邏輯器件概述
1.1數字邏輯電路設計與ASIC技術
1.1.1數字邏輯電路設計方法
1.1.2ASIC及其設計方法
1.2PLD概述
1.2.1PLD的發展
1.2.2PLD的分類
1.3PLD邏輯表示法
1.4PLD的設計與開發
1.4.1PLD的設計流程
1.4.2PLD的開發環境
1.4.3IP核復用技術
習題1
第2章大規模可編程邏輯器件CPLD/FPGA
2.1CPLD結構與工作原理
2.1.1Lattice公司的CPLD器件繫列
2.1.2ispLSI1016的結構
2.1.3ispLSI繫列器件的主要技術特性
2.1.4ispLSI器件的設計與編程
2.2FPGA內部結構與工作原理
2.3CPLD/FPGA產品概述
2.3.1Altera公司產品
2.3.2 linx公司產品
2.3.3Lattice公司產品
2.4編程與配置
2.4.1在繫統可編程ISP
2.4.2配置
2.5CPLD與FPGA的比較和選用
習題2
第3章常用EDA軟件
3.1ispDesignEXPERTSystem編程軟件
3.1.1建立設計項目
3.1.2原理圖源文件輸入
3.1.3功能和時序仿真
3.1.4器件適配
3.1.5器件編程
3.1.6VHDL源文件輸入方法
3.2QuartusII操作指南
3.2.1建立設計工程
3.2.2原理圖源文件輸入
3.2.3編譯
3.2.4仿真驗證
3.2.5器件編程
3.2.6VHDL設計輸入方法
3.3ISE開發軟件
3.3.1ISE概述
3.3.2新建工程
3.3.3新建VHDL源文件
3.3.4波形仿真
3.3.5設計實現
3.3.6下載配置
3.4ModelSim仿真軟件
3.4.1ModelSim與VHDL仿真概述
3.4.2ModelSim仿真步驟
3.4.3VHDL測試文件
習題3
第4章VHDL語言基礎
4.1VHDL語言的基本組成
4.1.1參數部分
4.1.2實體部分
4.1.3結構體部分
4.2VHDL語言要素
4.2.1文字規則
4.2.2數據對像
4.2.3VHDL中的數據類型
4.2.4VHDL語言的運算符
4.2.5VHDL的屬性
習題4
第5章VHDL基本描述語句
5.1順序語句
5.1.1順序賦值語句
5.1.2IF語句
5.1.3CASE語句
5.1.4LOOP語句
5.1.5NEXT語句
5.1.6EXIT語句
5.1.7WAIT語句
5.1.8NULL語句
5.2並行語句
5.2.1並行信號賦值語句
5.2.2PROCESS進程語句
5.件例化語句
5.2.4BLOCK塊語句
5.2.5GENERATE生成語句
習題5
第6章子程序與程序包
6.1子程序
6.1.1函數
6.1.2過程
6.2程序包
6.2.1程序包定義
6.2.2程序包引用
6.2.3常用預定義程序包
習題6
第7章常用電路的VHDL描述
7.1組合邏輯電路VHDL描述
7.1.1基本門電路
7.1.2編碼器
7.1.3譯碼器
7.1.4數值比較器
7.1.5數據選擇器
7.1.6算術運算
7.1.7三態門電路
7.1.8雙向端口設計
7.2時序邏輯電路VHDL描述
7.2.1觸發器
7.2.2計數器
7.2.3移位寄存器
7.2.4狀態機
7.3存儲器設計
7.3.1ROM存儲器設計
7.3.2RAM存儲器設計
習題7
第8章宏功能模塊與IP核應用
8.1LPM_RAM
8.1.1LPM_RAM宏模塊定制
8.1.2工程編譯
8.1.3仿真驗證
8.1.4查看RTL原理圖
8.1.5LPM_RAM應用
8.2LPM_ROM宏模塊
8.2.1建立初始化數據文件
8.2.2LPM_ROM宏模塊配置
8.2.3仿真驗證
8.2.4LPM_ROM模塊調用
8.3時鐘鎖相環宏模塊
8.3.1LPM_PLL宏模塊配置
8.3.2PLL模塊調用
8.3.3仿真驗證
8.4片內邏輯分析儀
8.4.1新建邏輯分析儀設置文件
8.4.2引腳鎖定
8.4.3編程下載
8.4.4信號采樣
習題8
第9章DSPBuilder應用
9.1DSPBuilder軟件安裝
9.2DSPBuilder設計實例
9.2.1建立Simulink模型
9.2.2模型仿真
9.2.3模型編譯
習題9
第10章SOPCBuilder應用
10.1SOPCBuilder
10.2NiosII綜合設計實例
習題10
第11章EDA技術實驗
11.1原理圖輸入方式
11.1.1實驗一1位全加器
11.1.2實驗二兩位十進制計數器
11.2VHDL文本輸入方式
11.2.1實驗三顯示譯碼器
11.2.2實驗四8位加法器
11.2.3實驗五3線-8線譯碼器
11.2.4實驗六十進制加法計數器
11.2.5實驗七4位十進制計數顯示器
11.2.6實驗八用狀態機實現序列檢測器
第12章綜合設計
12.1移位相加8位硬件乘法器
12.1.1設計要求
12.1.2設計原理
12.1.3部分參考程序
12.1.4設計步驟
12.1.5設計報告
12.2秒表
12.2.1設計要求
12.2.2設計原理
12.2.3部分參考程序
12.2.4設計步驟
12.2.5設計報告
12.3搶答器
12.3.1設計要求
12.3.2設計原理
12.3.3部分參考程序
12.3.4設計步驟
12.3.5設計報告
12.4數字鐘
12.4.1設計要求
12.4.2設計方案
12.4.3部分參考程序
12.4.4設計步驟
12.4.5設計報告
12.5交通燈控制器
12.5.1設計要求
12.5.2設計原理
12.5.3部分參考程序
12.5.4設計步驟
12.5.5設計報告
12.6多路彩燈控制器
12.6.1設計要求
12.6.2設計方案
12.6.3VHDL參考程序
12.6.4設計步驟
12.6.5設計報告
附錄ADE2-115實驗板引腳配置信息
參考文獻

本書主要內容包括CPLD/FPGA可編程邏輯器件介紹，可編程邏輯器件EDA開發軟件使用，VHDL硬件描述語言設計方法和SOPC應用，實驗和設計實踐5大部分。第一部分CPLD/FPGA可編程邏輯器件主要介紹可編程器件結構原理、設計流程、常用芯片特點及選用；第二部分重點介紹目前國內外常用EDA軟件ispDesignEXPERTSystem、QuartusⅡ、ISE開發流程及ModelSim仿真應用；第三部分重點講述VHDL語言基礎、描述方法及設計實例；第四部分主要介紹DSPBuilder、SOPCBuilder、NiosⅡ應用及實例；第五部分介紹實驗及課程設計內容。本書可作為高等學校電子信息類、電氣信息類各專業的教材，也可作為電子工程設計技術人員的參考書。