作 者:靳松、韓銀和 著
定 價:69
出 版 社:清華大學出版社
出版日期:2019年06月01日
頁 數:181
裝 幀:平裝
ISBN:9787302522997
●第1章緒論
●1.1工藝偏差
●1.2NBTI效應
●1.3章節組織結構
●第一部分電路級參數偏差分析和優化
●第2章國內外研究現狀
●2.1硅前老化分析和預測
●2.1.1反應?擴散模型
●2.1.2基於額定參數值的NBTI模型
●2.1.3考慮工藝偏差的老化統計模型和分析
●2.2在線電路老化預測
●2.2.1基於時延監測原理的在線老化預測方法
●2.2.2超速時延測試
●2.2.3基於測量漏電變化原理的在線老化預測方法
●2.3相關的優化方法
●2.3.1電路級優化
●2.3.2體繫結構級優化
●第3章面向工作負載的電路老化分析和預測
●3.1老化分析和預測方法概述
●3.2關鍵通路和關鍵門的識別
●部分目錄
本書主要涉及在納米工藝下較為嚴重的晶體管老化效應——負偏置溫度不穩定性和制造過程中引起的參數偏差。介紹了參數偏差效應產生的物理機制及對電路服役期可靠性的影響,並提出了從電路級到繫統級的相應的分析、預測和優化方法。
靳松、韓銀和 著
靳松,博士,副教授,碩士生導師。2007.9一2011.7在中國科學院計算技術研究所攻讀博士學位。畢業後進入華北電力大學電氣與電子工程學院電子與通信工程繫任教。研究方向為可靠計算,大規模集成電路設計、測試及驗證。講授數字電子技術基礎和嵌入式繫統設計課程。作為負責人主持國家自然科學基金一項、河北省自然科學基金兩項、橫向課題若干。發表SCI檢索論文十餘篇,EI檢索期刊和會議論文三十餘篇。
第3章面向工作負載的電路
老化分析和預測
一般來說,設計者會在集成電路的設計階段保留一定的定時餘量以容忍電路在其服役期內由於老化效應(如NBTI效應)所增加的時延。定時餘量的大小通常是根據假定的電路在其服役期內經歷最差工作條件而導致的老化來決定的。然而,由於大多數的芯片在其服役期內很少經歷最差的工作條件,在設計階段所做出的這種基於最差情況的電路老化預測是比較保守和悲觀的,會導致保留的定時餘量過大,從而減小了可以提供的電路優選操作頻率。
實際上,NBTI效應導致的電路老化強烈地依賴於一些環境因素和工作條件,比如芯片的工作溫度、供電電壓,特別是芯片執行功能操等