●第1章引言
1.1VLSI器件技術的發展史
1.1.1歷史回顧
1.1.2近期新進展
1.2現代VLSI器件
1.2.1現代CMOS晶體管
1.2.2現代雙極晶體管
1.3本書內容簡介
第2章基本器件物理
2.1硅中的電子和空穴
2.1.1硅的能帶
2.1.2n型硅和p型硅
2.1.3硅中的載流子輸運
2.1.4VLSI器件工作中的幾個基本方程
2.2p-n結
2.2.1p-n二極管的能帶圖
2.2.2突變結
2.2.3二極管方程
2.2.4I-V特性
2.2.5時間依賴性和開關特性
2.2.6擴散電容
2.3MOS電容
2.3.1表面勢：積累、耗盡與反型
2.3.2硅中的靜電勢和電荷分布
2.3.3MOS電容的定義和特性
2.3.4多晶硅柵功函數和耗盡效應
2.3.5非平衡狀態下的MOS電容和柵控二極管
2.3.6二氧化硅層和硅-氧化層界面電荷
2.3.7氧化層電荷和界面陷阱對器件特性的影響
2.4金屬-硅接觸
2.4.1肖特基勢壘二極管的靜態特性
2.4.2肖特基勢壘二極管的電流輸運
2.4.3肖特基勢壘二極管的I-V特性
2.4.4歐姆接觸
2.5高場效應
2.5.1踫撞電離和雪崩擊穿
2.5.2帶帶隧穿
2.5.3通過SiO2的隧穿
2.5.4熱載流子由Si注入SiO2
2.5.5柵控二極管中的高場效應
2.5.6介質擊穿
習題
第3章MOSFET器件
3.1長溝道MOSFET
3.1.1漏電流模型
3.1.2MOSFET的I-V特性
3.1.3亞閾特性
3.1.4襯底偏壓和溫度對閾值電壓的影響
3.1.5MOSFET溝道遷移率
3.1.6MOSFET電容和反型層電容效應
3.2短溝道MOSFET
3.2.1短溝道效應
3.2.2速度飽和和高場輸運
3.2.3溝道長度調制
3.2.4源-漏串聯電阻
3.2.5MOSFET退化和高電場下的擊穿
習題
第4章CMOS器件設計
4.1MOSFET的按比例縮小
4.1.1恆定電場按比例縮小
4.1.2一般化按比例縮小
4.1.3不可縮小效應（Nonscaling Effect）
4.2閾值電壓
4.2.1閾值電壓的要求
4.2.2溝道摻雜分布設計
4.2.3非均勻摻雜
4.2.4量子效應對閾值電壓的影響
4.2.5離散雜質對閾值電壓的影響
4.3溝道長度
4.3.1溝道長度的不同定義
4.3.2有效溝道長度的提取方法
4.3.3有效溝道長度的物理意義
習題
第5章CMOS性能因子
5.1CMOS電路基本模塊
5.1.1CMOS反相器
5.1.2CMOS的“與非門”和“或非門”
5.1.3反相器和NAND結構的版圖
5.件
5.2.1源-漏電阻
5.2.2寄生電容
5.2.3柵電阻
5.2.4互連線電容和電阻
5.3器件參數對CMOS延遲的影響
5.3.1傳播延遲和延遲的表達式
5.3.2溝寬、溝長和柵氧化層厚度對CMOS延遲的影響
5.3.3電源電壓和閾值電壓對CMOS延遲的影響
5.3.4寄生電阻和電容對CMOS延遲的影響
5.3.5二輸入NAND結構電路的延遲和體效應
5.4其他CMOS器件的性能因子
5.4.1射頻電路中的MOSFET
5.4.2器件輸運特性對CMOS性能的影響
5.4.3低溫CMOS器件
習題
第6章雙極器件
6.1n-p-n雙極晶體管
6.1.1雙極晶體管的基本工作原理
6.1.2修正簡單的二極管理論來描述雙極晶體管
6.2理想的I-V特性
6.2.1集電極電流
6.2.2基極電流
6.2.3電流增益
6.2.4理想的IC-VCE特性
6.3典型n-p-n雙極晶體管的特性
6.3.1發射區和基區串聯電阻效應
6.3.2基區-集電區電壓對集電極電流的影響
6.3.3大電流下的集電極電流下降
6.3.4小電流下的非理想基極電流
6.4雙極器件的等效電路模型和時變分析
6.4.1基本直流模型
6.4.2基本交流模型
6.4.3小信號等效電路模型
6.4.4發射區擴散電容
6.4.5電荷控制分析
6.5擊穿電壓
6.5.1存在基區-集電區結雪崩倍增效應時的共基極電流增益
6.5.2晶體管中的飽和電流
6.5.3BVCEO和BVCBO的關繫
習題
第7章雙極器件設計
7.1發射區的設計
7.1.1擴散或注入加擴散的發射區
7.1.2多晶硅發射區
7.2基區的設計
7.2.1基區方塊電阻率與集電極電流密度之間的關繫
7.2.2內基區摻雜分布
7.2.3準中性內基區中的電場
7.2.4基區渡越時間
7.3集電區的設計
7.3.1基區展寬效應可忽略時的集電區設計
7.3.2基區展寬效應十分顯著時的集電區設計
7.4SiGe基雙極晶體管
7.4.1具有簡單線性梯度漸變帶隙的晶體管
7.4.2發射區中存在锗時的基極電流
7.4.3基區具有梯形锗分布的晶體管
7.4.4包含常數基區锗分布的晶體管
7.4.5發射區深度對器件特性的影響
7.4.6一些很優的锗分布
7.4.7通過VBE來調制基區寬度
7.4.8反向工作模式的I-V特性
7.4.9SiGe基雙極晶體管的異質結特性
7.5現代雙極晶體管結構
7.5.1深溝槽隔離
7.5.2多晶硅發射區
7.5.3自對準多晶硅基極接觸
7.5.4基底集電區
7.5.5SiGe基極
習題
第8章雙極器件性能因子
8.1雙極晶體管的品質因數
8.1.1截止頻率
8.1.2優選振蕩頻率
8.1.3環形振蕩器和門延遲
8.2數字雙極電路
8.2.1邏輯門中的延遲分量
8.2.2數字電路中的器件結構和版圖
8.3數字電路中雙極器件的優化
8.3.1數字電路的設計點
8.3.2基區展寬效應顯著時的器件優化
8.3.3基區展寬效應可忽略時的器件優化
8.3.4減小功率-延遲積的器件優化
8.3.5從一些數據分析得出的雙極器件優化
8.4ECL電路中雙極器件的尺寸縮小
8.4.1器件尺寸縮小的規則
8.4.2ECL電路中雙極晶體管尺寸縮小的
8.5射頻（RF）和模擬電路中雙極器件的優化和尺寸縮小
8.5.1單晶體管放大器
8.5.2各項參數的優化
8.5.3RF和模擬雙極器件技術
8.5.4RF和模擬電路應用中雙極晶體管尺寸縮小的
8.6SiGe基雙極晶體管和GaAs HBT的比較
習題
第9章存儲器
9.1CMOS靜態隨機存儲器（CMOS SRAM）
9.1.1CMOS SR
9.1.2其他雙穩態MOSFET SR
9.1.3雙極SR
9.2動態隨機存儲器（DRAM）
9.2.1基本DR及其操作
9.2.2DR的器件設計和尺寸縮小問題
9.3非易失性存儲器
9.3.1MOSFET非易失性存儲器
9.3.2閃存陣列
9.3.3浮柵非易失性存儲器
9.3.4電荷存儲在柵絕緣體中的非易失性存儲器
習題
第10章SOI器件
10.1SOI CMOS
10.1.1部分耗盡型SOI MOSFET
10.1.2全耗盡型SOI MOSFET
10.2薄硅SOI雙極器件
10.2.1集電區全耗盡模式
10.2.2集電區部分耗盡模式
10.2.3集電區積累模式
10.2.4討論
10.3雙柵MOSFET（DG MOSFET）
10.3.1對稱DG MOSFET的漏電流分析模型
10.3.2DG MOSFET的柵尺寸縮小
10.3.3制作DG MOSFET的要求和挑戰
10.3.4多柵MOSFET
習題
附錄ACMOS工藝流程
附錄B現代n-p-n雙極晶體管的制造工藝
附錄C愛因斯坦方程
C.1漂移
C.2擴散
附錄D準費米勢的空間變化
D.1少子準費米勢的空間變化
D.2空間電荷區準費米勢的變化
附錄E產生-復合過程和空間電荷區電流
E.1陷阱中心的捕獲和發射
E.2穩態陷阱中心占據分析
E.3淨復合率
E.4有效產生-復合中心
E.5少子壽命
E.6耗盡區產生率
E.7空間電荷區淨復合率
E.8由空間電荷區產生的產生-復合電流
附錄Fp-n二極管的擴散電容
F.1小信號電子和空穴電流分量
F.2小信號基極電流
F.3低頻擴散電容
F.4高頻擴散電容
附錄G鏡像力導致的勢壘降低
習題
附錄H電子激發和空穴激發的雪崩擊穿
附錄I亞閾區短溝道效應的解析解
I.1定義簡化的邊界條件
I.2解方程的方法
I.3短溝道閾值電壓
I.4短溝道亞閾值斜率和襯底敏感度
I.5特別倒梯度型摻雜MOSFET
附錄J通用的MOSFET特征長度模型
J.1二區特征長度方程
J.2三區特征長度方程
J.3分段特征函數的正交性
附錄K彈道MOSFET的漏極電流模型
K.1彈道MOSFET中的源-漏電流
K.2一子帶近似
附錄L弱反型層中的量子力學解
L.1二維態密度
L.2量子力學反型電荷密度
L.3三維連續情況下低電場中的量子力學解集合
附錄M二端口網絡的功率增益
附錄NMOSFET晶體管的單位增益頻率
N.1單位電流增益頻率
N.2單位功率增益頻率
附錄O發射區電阻和基區串聯電阻的測定
O.1發射區串聯電阻值恆定，與VBE無關的情況
O.2發射區串聯電阻是VBE的函數的情況
O.3基區串聯電阻的直接測量
O.4基區電阻對VBE的依賴關繫
附錄P內基區電阻
P.1電流擁擠效應可忽略的情況
P.2其他發射極結構
P.3發射極電流擁擠效應的估計
附錄QSi-SiGen-p型二極管能帶圖
附錄R雙極晶體管的截止頻率和優選振蕩頻率
R.1截止頻率（電流增益為1）
R.2優選振蕩頻率（功率增益為1）
參考文獻

本書全面且深入地講授了現代大規模集成電路（VLSI）中主流的半導體器件（CMOS器件、BJT器件等）的基本原理、高等器件物理、器件性能評估、器件設計與應用、器件縮比等一繫列問題。該書在高等器件物理與實際的器件設計及其電路應用之間搭建了一座橋梁，不僅具有教科書的作用，還具有重要的應用價值。

(,(美)甯德雄 著 黃如 等 譯