本書由中科院微電子研究所計算光刻科研團隊韋亞一博士、粟雅娟博士、董立松博士、張利斌博士、陳睿博士、趙利俊博士撰寫，繫統、全面地介紹了集成電路制造中的計算光刻與版圖優化的理論、關鍵技術、可制造設計和設計工藝協同優化。

●第1章 概述 1
1．1 集成電路的設計流程和設計工具 3
1．1．1 集成電路的設計流程 3
1．1．2 設計工具（EDA tools） 5
1．1．3 設計方法介紹 7
1．2 集成電路制造流程 9
1．3 可制造性檢查與設計制造協同優化 19
1．3．1 可制造性檢查（DFM） 20
1．3．2 設計與制造技術協同優化（DTCO） 20
本章參考文獻 21
第2章 集成電路物理設計 22
2．1 設計導入 23
2．1．1 工藝設計套件的組成 23
2．1．2 24
2．1．3 設計導入流程 25
2．1．4 類型選取及IP列表 26
2．2 布圖與電源規劃 26
2．2．1 芯片面積規劃 26
2．2．2 電源網絡設計 27
2．2．3 SRAM、IP、端口分布 28
2．2．4 低功耗設計與通用功耗格式導入 28
2．3 布局 30
2．3．1 模塊約束類型 30
2．3．2 擁塞 31
2．3．3 圖形密度 32
2．3．4 庫交換格式優化 32
2．3．5 鎖存器的位置分布 33
2．3．6 有用時鐘偏差的使用 33
2．4 時鐘樹綜合 35
2．4．1 CTS Specification介紹 35
2．4．2 時鐘樹級數 35
2．4．3 時選取及分布控制 36
2．4．4 時鐘樹的生成及優化 36
2．5 布線 36
2．5．1 非常規的設計規則 36
2．5．2 屏蔽 37
2．5．3 天線效應 37
2．6 簽核 39
2．6．1 靜態時序分析 39
2．6．2 功耗 44
2．6．3 物理驗證 45
本章參考文獻 47
第3章 光刻模型 48
3．1 基本的光學成像理論 48
3．1．1 經典衍射理論 48
3．1．2 阿貝成像理論 53
3．2 光刻光學成像理論 54
3．2．1 光刻繫統的光學特征 54
3．2．2 光刻成像理論 67
3．3 光刻膠模型 74
3．3．1 光刻膠閾值模型 74
3．3．2 光刻膠物理模型 75
3．4 光刻光學成像的評價指標 77
3．4．1 關鍵尺寸及其均勻性 77
3．4．2 對比度和圖像對數斜率 78
3．4．3 掩模誤差增強因子 79
3．4．4 焦深與工藝窗口 80
3．4．5 工藝變化帶（PV-band） 82
本章參考文獻 82
第4章 分辨率增強技術 84
4．1 傳統分辨率增強技術 86
4．1．1 離軸照明 86
4．1．2 相移掩模 89
4．2 多重圖形技術 92
4．2．1 雙重及多重光刻技術 93
4．2．2 自對準雙重及多重圖形成像技術 99
4．2．3 裁剪技術 104
4．3 光學鄰近效應修正技術 107
4．3．1 RB-OPC和MB-OPC 108
4．3．2 亞分辨輔助圖形添加 109
4．3．3 逆向光刻技術 110
4．3．4 OPC技術的產業化應用 113
4．4 光源?掩模聯合優化技術 117
4．4．1 SMO技術的發展歷史與基本原理 117
4．4．2 SMO技術的產業化應用 119
本章參考文獻 123
第5章 刻蝕效應修正 125
5．1 刻蝕效應修正流程 126
5．2 基於規則的刻蝕效應修正 128
5．2．1 基於規則的刻蝕效應修正的方法 128
5．2．2 基於規則的刻蝕效應修正的局限性 129
5．3 基於模型的刻蝕效應修正 132
5．3．1 刻蝕工藝建模 132
5．3．2 基於模型的刻蝕效應修正概述 134
5．3．3 刻蝕模型的局限性 135
5．4 EPC修正策略 136
5．5 非傳統的刻蝕效應修正流程 139
5．5．1 新的MBRT刻蝕效應修正流程 139
5．5．2 刻蝕效應修正和光刻解決方案的共優化 139
5．6 基於機器學習的刻蝕效應修正 140
5．6．1 基於人工神經網絡的刻蝕偏差預測 140
5．6．2 刻蝕鄰近效應修正算法 141
5．6．3 基於機器學習的刻蝕偏差預測模型案例 142
本章參考文獻 143
第6章 可制造性設計 145
6．1 DFM的內涵和外延 145
6．1．1 DFM的內涵 145
6．1．2 DFM的外延 148
6．2 增強版圖的健壯性 149
6．2．1 關鍵區域圖形分析（CAA） 149
6．2．2 增大接觸的可靠性 150
6．2．3 減少柵極長度和寬度變化對器件性能的影響 151
6．2．4 版圖健壯性的計分模型 152
6．3 與光刻工藝關聯的DFM 153
6．3．1 使用工藝變化的帶寬（PV-band）來評估版圖的可制造性 153
6．3．2 使用聚集深度來評估版圖的可制造性 155
6．3．3 光刻壞點的計分繫統（scoring system） 157
6．3．4 對光刻工藝友好的設計 160
6．3．5 版圖與掩模一體化仿真 161
6．4 與CMP工藝關聯的DFM 162
6．4．1 CMP的工藝缺陷及其仿真 162
6．4．2 對CMP工藝友好的版圖設計 164
6．4．3 填充冗餘金屬（dummy fill） 165
6．4．4 回避困難圖形 165
6．5 DFM的發展及其與設計流程的結合 166
6．5．1 全工藝流程的DFM 166
6．5．2 DFM工具及其與設計流程的結合 168
6．6 提高器件可靠性的設計（DFR） 170
6．6．1 與器件性能相關的DFR 170
6．6．2 與銅互連相關的DFR 172
6．7 基於設計的測量與DFM結果的驗證 172
6．7．1 基於設計的測量（DBM） 172
6．7．2 DFM規則有效性的評估 174
本章參考文獻 174
第7章 設計與工藝協同優化 177
7．1 工藝流程建立過程中的DTCO 178
7．1．1 不同技術節點DTCO的演進 178
7．1．2 器件結構探索 181
7．1．3 設計規則優化 183
7．1．4 面向庫的DTCO 194
7．2 設計過程中的DTCO 201
7．2．1 考慮設計和工藝相關性的物理設計方法 201
7．2．2 考慮布線的DTCO 205
7．2．3 流片之前的DTCO 213
7．3 基於版圖的良率分析及壞點檢測的DTCO 216
7．3．1 影響良率的關鍵圖形的檢測 217
7．3．2 基於版圖的壞點檢測 222
本章參考文獻 226
附錄A 專業詞語檢索 229

光刻是集成電路制造的核心技術，光刻工藝成本已經超出集成電路制造總成本的三分之一。在集成電路制造的諸多中，隻有光刻工藝可以在硅片上產生圖形，從而完成器件和電路三維結構的制造。計算光刻被公認為是一種可以進一步提高光刻成像質量和工藝窗口的有效手段。基於光刻成像模型，計算光刻不僅可以對光源的照明方式做優化，對掩模上圖形的形狀和尺寸做修正，還可以從工藝難度的角度對設計版圖提出修改意見，最終保證光刻工藝有足夠的分辨率和工藝窗口。本書共7章，首先對集成電路設計與制造的流程做簡要介紹，接著介紹集成電路物理設計（版圖設計）的全流程，然後介紹光刻模型、分辨率增強技術、刻蝕效應修正、可制造性設計，最後介紹設計與工藝協同優化。本書內容緊扣優選技術節點集成電路制造的實際情況，涵蓋計算光刻與版圖優化的發展狀態和未來趨勢，繫統介紹了計算光刻與刻蝕的理論，論述了版圖設計與制造工藝的關繫，以及版圖設計對制造良率的影等