●章原理圖OrCAD Capture CIS1.1OrCAD Capture CIS基礎使用1.1.1新建Project工程文件1.1.件放置方法（快捷鍵P）1.1.3Add librar件庫1.1.4Remove Librar件庫1.1.5件的搜索辦法1.1.6使用Part Search 選項來搜索1.件的屬性編輯1.1.8放置電源和GND的方法件的各種連接辦法1.2.1同一個頁面內建立互連線連接1.2.2同一個頁面內NET連接1.2.3無電氣連接的引腳，放置無連接標記1.2.4不同頁面間建立互連的方法 1.2.5總線的使用方法1.2.6總線中的說明1.3瀏覽工程及使用技巧1.3.1Browse的使用方法1.3.2瀏覽 Pa件1.3.3瀏覽 Nets1.3.4利用瀏覽批件的封裝1.4常見的基本操作辦法1.4.件1.4.件1.4.件1.4.4鏡件1.4.件屬性1.4.6放置文本和圖形1.5件庫1.5.1創件庫1.5.2創建件1.5.3創建一個Par件1.5.4創建多個Par件1.5.5一次放置多個Pins，Pin Array命令1.5.6低電平有效PIN名稱的寫法 1.5.7利用New Part Creation Spreadshee件1.件庫的常用編輯技巧1.5.9Homogeneous件畫法1.5.10Heterogeneous件畫法1.5.11多Parts使用中出現的錯誤1.5.12解決辦法件增加封裝屬性1.6.件增加Footprint 屬性Cadence高速PCB設計實戰攻略(配視頻教程)目錄1.件庫中添加Footprint 屬性，更新到原理圖1.6.3批量添加Footprint 屬性1.7相應的操作生成網絡表相關內容1.7.1原理圖編號1.7.2進行DRC 檢查1.7.3DRC警告和錯誤 1.7.件PIN數1.件清單 1.8.件清單1.8.2Bill of Material 輸出第2章Cadence的電路設計流程2.1Cadence 板級設計流程2.1.1原理圖設計階段2.1.2PCB設計階段2.1.3生產文件輸出階段2.2Allegro PCB 設計流程2.2.1前期準備工作2.2.2PCB板的結構設計2.2.3導入網絡表2.2.4進行布局、布線前的仿真評估2.2.5在約束管理中建立約束規則2.2.6手工布局及約束布局2.2.7手工進行布線或自動布線2.2.8布線完成以後進行後級仿真2.2.9網絡、DRC檢查和結構檢查2.2.10布線優化和絲印2.2.11輸出光繪制板第3章工作界面介紹及基本功能3.1Allegro PCB Designer啟動3.2軟件工作的主界面3.3鼠標的功能3.4鼠標的Stroke功能3.5Design parameters命令的Display選項卡3.6Design parameters命令的Design選項卡3.7Design parameters命令的Text選項卡3.8Design parameters命令的Shape選項卡3.9Design parameters命令的Flow planning選項卡3.10Design parameters命令的Route選項卡3.11Design parameters命令的Mfg Applications選項卡3.12格點設置3.13Allegro中的層和層設置3.14PCB疊層3.15層面顯示控制和顏色設置3.16Allegro 常用組件3.17腳本錄制3.18用戶參數及變量設置3.19快捷鍵設置3.20Script腳本做成快捷鍵3.21常用鍵盤命令3.22走線時用快捷鍵改線寬3.23定義快捷鍵換層放Via3.24繫統默認快捷鍵3.25文件類型介紹第4章焊盤知識及制作方法件知識件開發工具件制作流程和調用4.件庫的方式4.5PCB正片和負片4.6焊盤的結構4.7Thermal Relief和Anti Pad4.8Pad Designer 4.9焊盤的命名規則4.10SMD表面貼裝焊盤的制作4.11通孔焊盤的制作（正片）4.12制作Flash Symbol4.13通孔焊盤的制作（正負片）4.14件引腳尺寸和焊盤尺寸的關繫4.15件引腳尺寸和焊盤尺寸的關繫4.16SM件引腳尺寸和焊盤尺寸的關繫4.17常用的過孔孔徑和焊盤尺寸的關繫4.18實例：安裝孔或固定孔的制作4.19實例：自定義表面貼片焊盤4.20實例：制作空心焊盤4.21實例：不規則帶通孔焊盤的制作件封裝命名及封裝制作5.1SM件封裝的命名方法5.2SMD IC芯片的命名方法5.件的命名方法5.4其件的命名方法件庫文件說明5.6實例：0603電阻封裝制作5.7實例：LFBGA100封裝5.8利用封裝向導制作msop8封裝5.9實例：插件電源插座封裝制作5.10實例：圓形鍋仔片封裝制作5.11實例：花狀固定孔的制作辦法5.12實例：LT3032 DE14MA封裝制作第6章電路板創建與設置6.1電路板的組成要素6.2使用向導創建電路板6.3手工創建電路板6.4手工繪制電路板外框Outline6.5板框倒角6.6創建允許布線區域Route Keepin6.件放置區域Package Keepin6.8用Z-Copy創建Route Keepin和Package Keepin6.9創建和添加安裝孔或定位孔6.10導入DXF板框6.11尺寸標注6.12Cross-section6.13設置疊層結構第7章Netlist網絡表解讀及導入7.1網絡表的作用7.2網絡表的導出，Allegro方式7.3Allegro方式網絡表解讀7.4網絡表的導出，Other方式7.5Other方式網絡表解讀7.6Device文件詳解7.7庫路徑加載7.8Allegro方式網絡表導入7.9Other方式網絡表導入7.10網絡表導入常見錯誤和解決辦法第8章PCB板的疊層與阻抗8.1PCB層的構成8.2合理確定PCB層數8.3疊層設置的原則8.4常用的層疊結構8.5電路板的特性阻抗8.6疊層結構的設置8.7Cross Section中的阻抗計算8.8廠商的疊層與阻抗模板8.9Polar SI9000阻抗計算第9章電路板布局9.1PCB布局要求9.1.1可制造性設計(DFM)9.1.2電氣性能的實現9.1.3合理的成本控制9.1.4美觀度9.2布局的一般原則9.3布局的準備工作9.4手工擺放相關窗口的功能9.5手件件擺放的常用操作9.6.件9.6.2移動（Move）命令件9.6.3尚未擺放時設置旋轉9.6.4修件擺放的旋轉角度9.6.5一次進件旋轉9.6.6鏡像已經件9.6.7擺放過程中件9.6.8右鍵Mirro件9.6.件擺放鏡像9.6件對齊操作9.6件位置交換Swap命令9.6.12Highlight和Dehighlight9.7Quick Place窗口9.8按Roo件9.8件賦Room屬性9.8.2按Roo件9.9原理圖同步按Roo件9.10按照原理圖頁件9.11Capture和Allegro的交互布局9.12飛線Rats的顯示和關閉9.13SWAP Pin 和Function功能9件相關其他操作9.14.件庫9.14.件（Update Symbols）9.1件布局的導出和導入9.15焊盤Pad的更新、修改和替換9.15.1更新焊盤命令9.15.2編輯焊盤命令9.15.3替換焊盤命令9.16陣列過孔（Via Arrays）9.17模塊復用0章Constraint Manager約束規則設置10.1約束管理器（Constraint Manager）介紹10.1.1約束管理器的特點10.1.2約束管理器界面介紹10.1.3與網絡有關的約束與規則10.1.4物理和間距規則10.2相關知識10.3布線DRC及規則檢測開關10.4修改默認約束規則10.4.1修改默認物理約束Physical10.4.2修改過孔Vias約束規則10.4.3修改默認間距約束Spacing10.4.4修改默認同網絡間距約束Same Net Spacing10.5新建擴展約束規則及應用10.5.1新建物理約束Physical及應用10.5.2新建間距約束Spacing及應用10.5.3新建同網絡間距約束Same Net Spacing及應用10.6Net Class的相關應用10.6.1新建Net Class10.6.2Net Class內的對像編輯10.6.3對Net Class添加Physical約束10.6.4Net Class添加Spacing約束10.6.5Net Class-Class間距規則10.7區域約束規則10.8Net屬性10.9DRC10.10電氣規則10.11電氣布線約束規則及應用10.11.1連接（Wiring）約束及應用10.11.2過孔（Vias）約束及應用10.11.3阻抗（Impedance）約束及應用10.11.4優選/最小延遲或線長約束及應用10.11.5總線長（Total Etch Length）約束及應用10.11.6差分對約束及應用10.11.7相對等長約束及應用1章電路板布線11.1電路板基本布線原則11.1.1電氣連接原則11.1.2安全載流原則11.1.3電氣絕緣原則11.1.4可加工性原則11.1.5熱效應原則11.2布線規劃11.3布線的常用命令及功能11.3.1Add Connect增加布線11.3.2Add Connect右鍵菜單11.3.3調整布線命令Slide11.3.4編輯拐角命令Vertex11.3.5自定義走線平滑命令Custom smooth11.3.6改變命令Change11.3.7刪除布線命令Delete11.3.8剪切命令Cut11.3.9延遲調整命令Delay Tuning11.3件扇出命令Fanout11.4差分線的注意事項及布線11.4.1差分線的要求11.4.2差分線的約束11.4.3差分線的布線11.5群組的注意事項及布線11.5.1群組布線的要求11.5.1群組布線11.6布線高級命令及功能11.6.1Phase Tune 差分相位調整11.6.2Auto-interactive Phase Tune 自動差分相位調整11.6.3Auto Interactive Delay Tune 自動延遲調整11.6.4Timing Vision命令11.6.5Snake mode蛇形布線11.6.6Scribble mode草圖模式11.6.7Duplicate drill hole過孔重疊檢查11.7布線優化Gloss11.8時鐘線要求和布線11.8.1時鐘線要求11.8.2時鐘線布線11.9USB接口設計建議11.9.1電源和阻抗的要求11.9.2布局與布線11.10HDMI接口設計建議11.11NAND Flash 設計建議2章電源和地平面處理12.1電源和地處理的意義12.2電源和地處理的基本原則12.2.1載流能力12.2.2電源通道和濾波12.2.3分割線寬度12.3內層鋪銅12.4內層分割12.5外層鋪銅12.6編輯銅皮邊界12.7挖空銅皮12.8銅皮賦予網絡12.9刪除孤島12.10合並銅皮12.11銅皮屬性設置12.11.1Shape fill選項卡12.11.2Void controls選項卡12.11.3Clearances 選項卡12.11.4Thermal relief connects選項卡3章制作和添加測試點與MARK點13.1測試點的要求13.2測試點的制作13.2.1啟動工具13.2.2設置測試點參數13.2.3保存焊盤文件13.3自動加入測試點13.3.1選擇命令13.3.2Preferences功能組的參數設置13.3.3Padstack Selection選項卡（指定測試點）13.3.4Probe Types選項卡（探針的類型）13.3.5Testprep Automatic自動添加測試點13.3.6添加測試點13.3.7查看測試點報告13.4手動添加測試點13.4.1手動添加測試點命令13.4.2手動執行添加13.4.3修改探針圖形13.5加入測試點的屬性13.6Mark點制作規範13.7Mark點的制作與放件重新編號與反標14.件重新編號14.件重新編號14.3用PCB文件反標14.4使用Allegro網絡表同步5章絲印信息處理和BMP文件導入15.1絲印的基本要求15.2字號參數調整15.3絲印的相關層15.3.1Compone件屬性顯示15.3.2Package Geome件屬性顯示15.3.3Board Geometry絲印屬性顯示15.3.4Manufacturing絲印屬性顯示15.4手件編號15.4.件編號方法115.4.件編號方法215.4.3手件編號中出現的問題15.5Auto Silkscreen生成絲印15.5.1打開Auto Silkscreen窗口15.5.2設置參數15.5.3執行命令15.6手工調整和添加絲印15.6.1統一絲印字號15.6.2絲印位置調整15.6.3翻板調整Bottom絲印15.6.4絲印畫件15.6.5添加絲印文字15.7絲印導入的相關處理15.7.1增加中文字15.7.2增加Logo6章DRC錯誤檢查16.1Display Status16.1.1執行命令彈出窗口16.1.2Symbols and nets16.1.3Shapes 銅皮圖形的狀態顯示16.1.4Dynamic fill16.1.5DRCs 狀態報告16.1.6Statistics統計的顯示16.2DRC錯誤排除16.2.1線到線的間距錯誤16.2.2線寬的錯誤16.件重疊的錯誤16.3報告檢查16.3.1Reports查看報告16.3.2Quick Reports查看報告16.3.3Database Check 16.4常見的DRC錯誤代碼7章Gerber光繪文件輸出17.1Gerber文件格式說明17.1.1RS-274D 17.1.2RS-274X17.2輸出前的準備17.2.1Design Parameters檢查17.2.2鋪銅參數檢查17.2.3層疊結構檢查17.2.4Status窗口DRC的檢查17.2.5Database Check17.2.6設置輸出文件的文件夾和路徑17.3生成鑽孔數據17.3.1鑽孔參數的設置17.3.2自動生成鑽孔圖形17.3.3放置鑽孔圖和鑽孔表17.3.4生成鑽孔文件17.3.5生成NC Route文件17.4生成疊層截面圖17.5Artwork參數設置17.5.1Film Control選項卡17.5.2General Parameters選項卡17.6底片操作與設置17.6.1底片的增加操作17.6.2底片的刪除操作17.6.3底片的修改操作17.6.4設置底片選項17.7光繪文件的輸出和其他操作17.7.1光繪範圍（Photoplot Outline）17.7.2生成 Gerber文件17.7.3經常會出現的兩個警告17.7.4向工廠提供文件17.7.5Valor檢查所需文件17.7.6SMT所需坐標文件17.7.7瀏覽光繪文件17.7.8打印PDF8章電路板設計中的高級技巧18.1團隊合作設計18.1.1團隊合作設計流程18.1.2使能Team Design18.1.3創建設計區域 Create Partitions18.1.4查看劃分區域18.1.5接口規劃GuidePort18.1.6設計流程管理18.2數據的導入和導出18.2.1導出Sub Drawing文件18.2.2導入Sub Drawing文件18.2.3導出和導入絲印文件18.2.4導出和導入Tech File文件18.3電路板拼板18.3.1測量電路板的尺寸18.3.2使用Copy命令復制對像18.3.3絲印編號的創建18.3.4出現DRC錯誤的問題18.3.5拼板增加工藝邊18.3.6拼板增加Mark18.4設計鎖定18.5無焊盤功能18.6模型導入和3D預覽18.6.1Step模型庫路徑的設置18.6.2Step模型的關聯18.6.3實例調整Step位置關聯18.6.4關聯板級Step模型18.6.53D預覽18.6.6Step導出18.7可裝配性檢查18.7.1執行可裝配性檢查18.7.2可裝配性的規則設置18.7.件間距18.7.件擺放18.7.5檢查設計中的孔18.7.6檢查焊盤的跨距軸向18.7.7檢查測試點18.7.8檢查和查找錯誤18.8跨分割檢查18.9Shape編輯模式18.9.1進入Shape編輯模式18.9.2Shape編輯操作18.10新增的繪圖命令18.10.1延伸線段（Extend Segments）18.10.2修剪線段（Trim Segments）18.10.3連接線（Connect Lines）18.10.4添加平行線（Add Parallel Line）18.10.5添加垂直線（Add Perpendicular Line）18.10.6添加相切線（Add Tangent Line）18.10.7畫線刪除（Delete By Line）18.10.8畫矩形刪除（Delete By Rectangle）18.10.9偏移復制（Offset Copy）18.10.10偏移移動（Offset Move）18.10.11相對復制（Relative Copy）18.10.12相對移動（Relative Move）9章HDI高密度板設計應用19.1HDI高密度互連技術19.1.1HDI高密度互連技術19.1.2HDI高密度互連技術應用19.2通孔、盲孔、埋孔的選擇19.2.1過孔19.2.2盲孔(Blind Via)19.2.3埋孔(Buried Via)19.2.4盲孔和埋孔的應用19.2.5高速PCB中的過孔19.3HDI的分類19.3.1一階HDI技術19.3.2二階HDI技術19.3.3三階HDI技術19.3.4任意階的HDI19.3.5多階疊孔的HDI19.3.6典型HDI結構19.4HDI設置及應用19.4.1設置參數和疊層19.4.2定義盲埋孔和應用19.4.3盲埋孔設置約束規則19.4.4盲埋孔的擺放使用19.4.5盲埋孔常見錯誤與排除19.5相關的設置和約束19.5.1清除不用的堆疊過孔19.5.2過孔和焊盤DRC模式19.5.3Via-Via Line Fattening命令19.5.4Microvia微孔19.5.5BB Via Stagger19.5.6Pad-Pad Connect命令19.5.7Gerber中去除未連接的過孔焊盤19.6件設置19.6.件屬性19.6.2件疊層設置19.6.3擺放件19.7件數據輸出19.7.1生成疊層截面圖和鑽孔圖19.7.2輸出報告和IPC-D-356A文件19.7.3輸出Gerber光繪文件第20章高速電路DDR內存PCB設計20.1DDR內存相關知識20.1.1DDR芯片引腳功能20.1.2DDR存儲陣列20.1.3差分時鐘20.1.4DDR重要的時序指標20.2DDR的拓撲結構20.2.1T形拓撲結構20.2.2菊花鏈拓撲結構20.2.3Fly-by拓撲結構20.2.4多片DDR拓撲結構20.3DDR的設計要求20.3.1主電源VDD和VDDQ20.3.2參考電源VRF20.3.3端接技術20.3.4用於匹配的電壓VTT20.3.5時鐘電路20.3.6數據DQ和DQS20.3.7地址線和控制線20.4DDR的設計規則20.4.1DDR信號的分組20.4.2互連通路拓撲20.4.3布線長度匹配20.4.4阻抗、線寬和線距20.4.5信號組布線順序20.4.6電源的處理20.4.7DDR的布局20.5實例：DDR2的PCB設計（4片DDR）20.件的擺放20.5.2XNET設置20.5.3設置疊層計算阻抗線20.5.4信號分組創建Class20.5.5差分對建立約束20.5.6建立線寬、線距離約束20.5.7自定義T形拓撲20.5.8數據組相對等長約束20.5.9地址、控制組、時鐘相對等長約束20.5.10布線的相關操作20.6實例：DDR3的PCB設計（4片DDR）20.件的擺放20.6.2信號分組創建Class20.6.3差分對建立約束20.6.4建立線寬、線距離約束20.6.5自定義Fly-by拓撲20.6.6數據組相對等長約束20.6.7地址、控制組、時鐘相對等長約束20.6.8走線規劃和扇出20.6.9電源的處理20.6.10布線的相關操作20.7DDR常見的布局、布線辦法
