.2.2.1詞法規定

2.2.2常量及其表示

2.2.3變量的數據類型

2.3運算符及表達式

2.3.1算術運算符

2.3.2位運算符

2.3.3縮位運算符

2.3.4關繫運算符

2.3.5等式運算符

2.3.6邏輯運算符

2.3.7移位運算符

2.3.8位拼接運算符

2.3.9條件運算符

2.3.10優先級別

2.4過程語句

2.4.1initial語句

2.4.2always語句

2.5塊語句

2.5.1串行塊begin?end

2.5.2並行塊fork?join

2.6賦值語句

2.6.1連續賦值

2.6.2過程賦值

2.7條件語句

2.7.1if?else語句

2.7.2case語句

2.7.3條件的描述完備性

2.8循環語句

2.8.1forever語句

2.8.2repeat語句

2.8.3while語句

2.8.4for語句

2.8.5disable 語句

2.9task和function說明語句

2.9.1task說明語句

2.9.2function說明語句

2.9.3task和function說明語句的不同點

2.10編譯向導

2.10.1宏定義語句｀define

2.10.2文件包含語句｀include

2.10.3條件編譯命令｀ifdef、｀else、｀endif

2.10.4時間尺度命令｀timescale

2.11verilog hdl設計舉例

2.11.1組合邏輯電路描述

2.11.2時序邏輯電路

2.12小結

習題2

第3章verilog hdl常用的建模方式

3.1verilog hdl常用的建模描述方式

3.1.1結構化建模描述方式

3.1.2數據流建模描述方式

3.1.3行為建模描述方式

3.1.4混合設計描述

3.2verilog hdl的抽像分層建模方式

3.2.1繫統級和算法級建模方式

3.2.2寄存器傳輸級建模方式

3.2.3門級建模方式

3.2.4晶體管開關級建模方式

3.3小結

習題3

第4章有限狀態機設計

4.1fsm設計方法

4.1.1使用fsm設計數字繫統的優點

4.1.2設計fsm的基本步驟

4.1.3設計fsm的基本原則

4.1.4fsm的verilog代碼編寫方法

4.2fsm設計實例

4.2.11001序列信號檢測器設計

4.2.2交通燈信號控制器設計

4.3基於fpga的數字繫統設計原則和技巧

4.3.1基本原則

4.3.2設計技巧

4.4小結

習題4

第5章verilog 代碼編寫風格

5.1命名規範

5.2格式規範

5.3rtl可綜合代碼編寫規範

5.4項目目錄規範

5.5常見錯誤

5.6小結

習題5

第6章邏輯驗證與測試平臺

6.1測試平臺的基本概念

6.1.1什麼是測試平臺

6.1.2測試平臺模板

6.2仿真激勵的語法

6.2.1initial語句和always語句施加激勵

6.2.2時鐘信號的產生

6.2.3復位信號

6.2.4並行激勵

6.2.5循環激勵

6.2.6數組激勵

6.2.7強制激勵

6.2.8包含文件

6.2.9文件的讀寫

6.2.10矢量采樣

6.2.11矢量回放

6.2.12matlab

6.3繫統函數和繫統任務

6.3.1$display、$write和$strobe

6.3.2繫統任務$monitor

6.3.3$fopen、$fclose、$fdisplay和$fmonitor

6.3.4繫統任務$readmemb和$readmemh

6.3.5繫統任務$finish和$stop

6.3.6繫統任務$random

6.3.7繫統函數$time和$realtime

6.3.8值變轉儲文件

6.4實例

6.5小結

習題6

第7章邏輯綜合與靜態時序分析

7.1邏輯綜合概述

7.1.1什麼是邏輯綜合

7.1.2邏輯綜合的特點

7.1.3邏輯綜合的要求

7.2邏輯綜合流程和語法

7.3邏輯綜合實例

7.3.1組合電路的綜合(4位alu的層次化綜合)

7.3.2時序電路的綜合(數字跑表的綜合)

7.4門級網表的驗證

7.4.1alu網表的門級仿真

7.4.2跑表網表的門級仿真

7.5形式驗證

7.6物理綜合

7.7靜態時序分析

7.8小結

習題7

第8章altera fpga/cpld器件及編程配置

8.1可編程器件的歷史和趨勢

8.2fpga/cpld器件結構

8.2.1cpld的基本結構

8.2.2fpga的基本結構

8.2.3fpga/cpld的器件選型

8.3altera繫列fpga/cpld器件

8.3.1max各繫列器件

8.3.2cyclone各繫列器件

8.3.3arria各繫列器件

8.3.4stratix各繫列器件

8.4編程配置

8.4.1編程硬件

8.4.2編程配置策略

8.4.3下載電纜驅動程序安裝指導

8.4.4quartus ⅱ 9.0下的編程下載

8.5小結

習題8

第9章數字電路與繫統的設計實例

9.1三層電梯控制器設計

9.1.1模塊劃分

9.1.2電梯控制模塊

9.1.3顯示轉換模塊

9.1.4分頻模塊

9.1.5繫統電路圖

9.2出租車計價器設計

9.2.1繫統分析和模塊劃分

9.2.2速度調節模塊

9.2.3裡程顯示模塊

9.2.4金額顯示模塊

9.2.5繫統電路圖

9.3基於fpga的電子點菜繫統設計

9.3.1繫統分析和模塊劃分

9.3.2輸入控制模塊

9.3.3lcd顯示模塊

9.3.4菜單存儲模塊

9.3.5總價計算模塊

9.3.6led顯示模塊

9.3.7繫統電路圖

9.4基於trdb_lcm的液晶顯示模塊的應用

9.4.1trdb_lcm顯示屏簡介

9.4.2trdb_lcm顯示屏的主要參數

9.4.3模塊劃分

9.4.4彩條顯示模塊

9.4.5lcm配置模塊

9.4.6i2s控制器模塊

9.4.7lcm鎖相環

9.5維納濾波器設計

9.5.1維納濾波算法原理

9.5.2模塊劃分

9.5.3濾波窗口模塊

9.5.4維納濾波算法模塊

9.5.5聯合測試平臺

9.5.6繫統電路圖

習題9

第10章可編程片上繫統

10.1sopc簡介

10.1.1sopc開發流程

10.1.2nios ⅱ處理器簡介

10.1.3nios ⅱ外設接口

10.1.4avalon總線

10.2sopc開發實例

10.3sopc設計的常見問題及解決方法

習題10

附錄a常用eda軟件使用指南

a1modelsim 6.0初學者使用指南

a1.1modelsim仿真功能簡介

a1.2初學者指南

a2quartus ⅱ 9.0的使用

附錄bde2介紹

參考文獻