| | | 《Verilog HDL數字集成電路設計原理與應用(第二版)》學習指導 | 該商品所屬分類:研究生 -> 工學 | 【市場價】 | 148-216元 | 【優惠價】 | 93-135元 | 【作者】 | 蔡覺平 | 【所屬類別】 | 圖書 教材 研究生/本科/專科教材 工學 | 【出版社】 | 西安電子科技大學出版社 | 【ISBN】 | 9787560641768 | 【折扣說明】 | 一次購物滿999元台幣免運費+贈品 一次購物滿2000元台幣95折+免運費+贈品 一次購物滿3000元台幣92折+免運費+贈品 一次購物滿4000元台幣88折+免運費+贈品
| 【本期贈品】 | ①優質無紡布環保袋,做工棒!②品牌簽字筆 ③品牌手帕紙巾
| |
版本 | 正版全新電子版PDF檔 | 您已选择: | 正版全新 | 溫馨提示:如果有多種選項,請先選擇再點擊加入購物車。*. 電子圖書價格是0.69折,例如了得網價格是100元,電子書pdf的價格則是69元。 *. 購買電子書不支持貨到付款,購買時選擇atm或者超商、PayPal付款。付款後1-24小時內通過郵件傳輸給您。 *. 如果收到的電子書不滿意,可以聯絡我們退款。謝謝。 | | | | 內容介紹 | |
開本:16開 紙張:膠版紙 包裝:平裝 是否套裝:否 國際標準書號ISBN:9787560641768 作者:蔡覺平 出版社:西安電子科技大學出版社 出版時間:2016年10月 
"內容簡介
本書結合“十二五”普通高等教育本科*規劃教材《Verilog HDL 數字集成電路設計原理與應用(第二版)》(蔡覺平等,西安電子科技大學出版社,2016),以習題和實驗例程的方式,對采用Verilog HDL的數字集成電路和FPGA設計方法進行了介紹,同時對教材中的課後習題也一一給予了解答。書中實驗例程多,可綜合和測試針對性強,且大部分內容來源於工程案例,通過對理論教學的歸納和總結,進一步加強了設計的可參考性,因此,本書主要用於Verilog HDL數字集成電路的實驗教學中。
本書可作為研究生和本科生的實驗教材,也可作為數字集成電路設計工程師的參考書。
|
目錄 第1章 Verilog HDL數字集成電路設計方法概述 1 1.1 數字集成電路的發展和設計方法的演變 1 1.2 硬件描述語言 1 1.3 Verilog HDL的發展和國際標準 2 1.4 Verilog HDL和VHDL 2 1.5 Verilog HDL在數字集成電路設計中的優點 3 1.6 功能模塊的可重用性 3 1.7 IP核和知識產權保護 4 1.8 Verilog HDL在數字集成電路設計流程中的作用 4 教材思考題和習題解答 4 第2章 Verilog HDL基礎知識 7 2.1 Verilog HDL的語言要素 7 2.2 數據類型 8
第1章 Verilog HDL數字集成電路設計方法概述 1
1.1 數字集成電路的發展和設計方法的演變 1
1.2 硬件描述語言 1
1.3 Verilog HDL的發展和國際標準 2
1.4 Verilog HDL和VHDL 2
1.5 Verilog HDL在數字集成電路設計中的優點 3
1.6 功能模塊的可重用性 3
1.7 IP核和知識產權保護 4
1.8 Verilog HDL在數字集成電路設計流程中的作用 4
教材思考題和習題解答 4
第2章 Verilog HDL基礎知識 7
2.1 Verilog HDL的語言要素 7
2.2 數據類型 8
2.3 運算符 8
2.4 模塊 13
教材思考題和習題解答 14
第3章 Verilog HDL程序設計語句和描述方式 16
3.1 數據流建模 16
3.2 行為級建模 21
3.3 結構化建模 30
教材思考題和習題解答 37
第4章 Verilog HDL數字邏輯電路設計方法 43
4.1 Verilog HDL的設計思想和可綜合特性 43
4.2 組合電路的設計 50
4.2.1 數字加法器 50
4.2.2 數據比較器 50
4.2.3 數據選擇器 53
4.2.4 數字編碼器 54
4.2.5 數字譯碼器 56
4.2.6 奇偶校驗器 59
*4.2.7 其它類型的組合電路 59
4.3 時序電路的設計 62
4.3.1 觸發器 62
4.3.2 計數器 64
4.3.3 移位寄存器 72
4.3.4 序列信號發生器 74
*4.3.5 分頻器 77
4.4 有限同步狀態機 80
教材思考題和習題解答 89
第5章 仿真驗證與Testbench編寫 97
5.1 Verilog HDL電路仿真和驗證概述 97
5.2 Verilog HDL測試程序設計基礎 98
5.2.1 組合邏輯電路仿真環境 98
5.2.2 時序邏輯電路仿真環境 103
5.3 與仿真相關的繫統任務 106
5.3.1 $display和$write 106
5.3.2 $monitor和$strobe 107
5.3.3 $time和 $realtime 109
5.3.4 $finish和 $stop 110
5.3.5 $readmemh和$readmemb 111
5.3.6 $random 112
5.4 信號時間賦值語句 114
5.4.1 時間延遲的描述形式 114
5.4.2 邊沿觸發事件控制 118
5.4.3 電平敏感事件控制 119
5.5 任務和函數 120
5.5.1 任務(task) 120
5.5.2 函數(function) 122
5.5.3 任務與函數的區別 123
5.6 典型測試向量的設計 126
5.6.1 變量初始化 126
5.6.2 數據信號測試向量的產生 126
5.6.3 時鐘信號測試向量的產生 127
5.6.4 總線信號測試向量的產生 129
5.7 用戶件模型 132
5.7.1 組合電路UDP 132
5.7.2 時序電路UDP 133
5.8 基件和模塊的延時建模 134
5.8.1 門級延時建模 134
5.8.2 模塊延時建模 135
5.8.3 與時序檢查相關的繫統任務 137
5.9 編譯預處理語句 141
5.10 Verilog HDL測試方法簡介 141
教材思考題和習題解答 141
第6章 Verilog HDL高級程序設計舉例 151
6.1 Verilog HDL典型電路設計 151
6.1.1 向量乘法器 151
6.1.2 除法器 152
6.1.3 相關器 155
6.1.4 鍵盤掃描程序 155
6.1.5 查找表矩陣運算 157
6.1.6 巴克碼相關器設計 158
6.1.7 數字頻率計 161
6.1.8 簡易微處理器的設計 166
*6.2 FPGA與DSP外部拓展接口(XINTF)通信舉例 168
*6.3 FPGA從ADC采集數據舉例 181
*6.4 FPGA功耗測試 190
教材思考題和習題解答 191
第7章 仿真測試工具和綜合工具 219
教材思考題和習題解答 246
附錄 模擬試題 252
模擬試題(一) 252
模擬試題(二) 254
模擬試題(三) 257
模擬試題(四) 260
參考文獻 262
|
前言 本書與“十二五”普通高等教育本科規劃教材《Verilog HDL 數字集成電路設計原理與應用(第二版)》(蔡覺平,西安電子科技大學出版社,2016)相配套,主要用於Verilog HDL的上機實驗,是相關課程理論教學的補充。本書通過對比性例程,對Verilog HDL基本語法和設計規則進行了詳細的分析,給出了大量數字集成電路基本電路的設計例程和一些具有典型特點的中小規模數字集成電路實例,有助於讀者對Verilog HDL的學習。 此外,為了擴大設計的可參考性,在配套教材的基礎上,增加了一些相關的例程(以 *標示的內容),以提高讀者靈活運用該語言的能力。 十分感謝對於本書的出版作出貢獻的老師和學生們。感謝湘潭大學黃嵩人教授、西安交通大學張鴻教授、北京工業大學侯立剛教授、西北工業大學張盛兵教授對本書提出的建設性意見;感謝馬原、徐維佳、宋喆喆、同亞娜和溫凱林等同學在集成電路設計流程過程、代碼質量評估等方面大量的實際工作;感謝課題組其他同學對於本書出版所作出的努力。 本書共分7章,由蔡覺平統稿,馮必先完成了第1~4章的內容和程序驗證,翁靜純完成了第5~7章的內容和程序驗證,國際留學生阮文長和王科完成了部分程序的驗證工作。 希望本書的出版,能為致力於集成電路設計的同學和工程師提供幫助。
本書與“十二五”普通高等教育本科規劃教材《Verilog HDL 數字集成電路設計原理與應用(第二版)》(蔡覺平,西安電子科技大學出版社,2016)相配套,主要用於Verilog HDL的上機實驗,是相關課程理論教學的補充。本書通過對比性例程,對Verilog HDL基本語法和設計規則進行了詳細的分析,給出了大量數字集成電路基本電路的設計例程和一些具有典型特點的中小規模數字集成電路實例,有助於讀者對Verilog HDL的學習。
此外,為了擴大設計的可參考性,在配套教材的基礎上,增加了一些相關的例程(以 *標示的內容),以提高讀者靈活運用該語言的能力。
十分感謝對於本書的出版作出貢獻的老師和學生們。感謝湘潭大學黃嵩人教授、西安交通大學張鴻教授、北京工業大學侯立剛教授、西北工業大學張盛兵教授對本書提出的建設性意見;感謝馬原、徐維佳、宋喆喆、同亞娜和溫凱林等同學在集成電路設計流程過程、代碼質量評估等方面大量的實際工作;感謝課題組其他同學對於本書出版所作出的努力。
本書共分7章,由蔡覺平統稿,馮必先完成了第1~4章的內容和程序驗證,翁靜純完成了第5~7章的內容和程序驗證,國際留學生阮文長和王科完成了部分程序的驗證工作。
希望本書的出版,能為致力於集成電路設計的同學和工程師提供幫助。
編著者
2016年4月
|
| | | | | |