第1章 數制與編碼
1.1 進位記數制
1.1.1 進位記數制及其基數和權
1.1.2 幾種常用的進位記數制
1.2 不同進位制數之間的轉換
1.2.1 二進制數轉換為十進制數
1.2.2 十進制數轉換為二進制數
1.2.3 任意兩種進位制數之間的轉換
1.3 二進制數的算術運算和邏輯運算
1.3.1 二進制數的算術運算
1.3.2 二進制數的邏輯運算
1.3.3 移位運算
1.4 數據在計算機中的表示形式
1.4.1 機器數與真值
1.4.2 常見的機器數形式
1.4.3 數的定點表示與浮點表示
1.4.4 二-十進制編碼
1.4.5 其他幾種bcd碼
1.5 字符代碼
本章小結
習題
第2章 邏輯代數的基本原理及應用
2.1 邏輯代數的基本概念
2.1.1 邏輯代數的特點
2.1.2 基本邏輯運算
2.1.3 邏輯函數
2.1.4 邏輯函數的相等
2.2 邏輯代數的基本公式
2.3 邏輯代數的3個重要規則
2.3.1 代入規則
2.3.2 反演規則
2.3.3 對偶規則
2.4 邏輯函數的代數化簡法
2.4.1 代數化簡法概述
2.4.2 “與或”表達式的化簡
2.4.3 “或與”表達式的化簡
本章小結
習題
第3章 邏輯門電路
3.1件的門電路
3.1.1 二極管“與”門
3.1.2 二極管“或”門
3.1.3 “非”門
3.1.4 “與非”門
3.2 集成門電路
3.2.1 ttl“與非”門
3.2.2 其他類型的ttl門電路
3.2.3 ecl門電路
3.3 mos門電路
3.3.1 mos管與mos反相器
3.3.2 cmos傳輸門
3.4 邏輯門電路的性能指標
3.4.1 輸出高電平和輸出低電平
3.4.2 關門電平、開門電平和閾值電壓
3.4.3 平均延遲時間
3.4.4 扇入繫數和扇出繫數
3.4.5 空載導通電源電流和空載截止電源電流
3.5 常用邏輯門的圖形符號
本章小結
習題
第4章 組合邏輯電路
4.1 幾個基本概念
4.1.1 “積之和”與“和之積”
4.1.2 最小項和最大項
4.1.3 最小項表達式和最大項表達式
4.2 邏輯函數的卡諾圖化簡法
4.2.1 卡諾圖
4.2.2 卡諾圖的編號
4.2.3 用卡諾圖化簡邏輯函數
4.3 不完全規定的邏輯函數的化簡方法
4.3.1 無關最小項的概念
4.3.2 利用無關最小項化簡邏輯函數
4.4 組合邏輯電路的分析
4.5 組合邏輯電路的設計
4.5.1 加法電路的設計
4.5.2 代碼轉換電路的設計
4.5.3 七段數字顯示器的原理與設計
4.6 幾種常用的組合邏輯電路
4.6.1 加法器
4.6.2 譯碼器
4.6.3 編碼器
4.6.4 多路選擇器
4.6.5 多路分配器
4.7 利用中、大規模集成電路進行邏輯設計
4.7.1 利用中規模集成電路構成所需邏輯部件
4.7.2 rom的邏輯結構及其應用
4.7.3 可編程邏輯陣列pla
4.8 組合邏輯電路中的競爭與險像
4.8.1 競爭現像
4.8.2 險像的產生
4.8.3 險像的判別
4.8.4 險像的消除
本章小結
習題
第5章 時序電路的--觸發器
5.1 rs觸發器
5.1.1 基本rs觸發器
5.1.2 鐘控rs觸發器
5.1.3 數據鎖存器
5.2 觸發器外部邏輯特性的描述
5.3 維阻d觸發器
5.4 主從jk觸發器
5.4.1 主從觸發器
5.4.2 jk觸發器
5.4.3 主從jk觸發器
5.5 t觸發器
5.6 觸發器的主要參數
5.6.1 觸發器的直流參數
5.6.2 觸發器的時間參數
5.7 不同類型觸發器間的轉換
5.7.1 d觸發器轉換成其他類型的觸發器
5.7.2 jk觸發器轉換成其他類型的觸發器
5.8 觸發器的激勵表
本章小結
習題
第6章 時序邏輯電路
6.1 時序電路的基本組成
6.2 時序電路的描述方法
6.2.1 狀態圖
6.2.2 狀態表
6.2.3 時間圖
6.2.4 mealy模型
6.2.5 moore模型
6.3 時序電路的分析
6.4 時序電路的設計
6.4.1 根據設計要求形成原始狀態表
6.4.2 狀態化簡
6.4.3 狀態分配與電路實現
6.4.4 時序電路設計舉例
本章小結
習題
第7章 時序邏輯電路的應用
7.1 寄存器
7.1.1 代碼寄存器
7.1.2 移位寄存器
7.2 串行加法器
7.3 計數器
7.3.1 概述
7.3.2 二進制異步計數器
7.3.3 二進制同步計數器
7.3.4 非二進制計數器
7.3.5 組合計數器
本章小結
習題
第8章 脈衝信號的產生與整形
8.1 脈衝信號波形的特性參數
8.2 單穩態觸發器
8.2.1 微分型單穩電路
8.2.2 積分型單穩電路
8.3 多諧振蕩器
8.3.1 環形多諧振蕩器
8.3.2 rc環形振蕩器
8.3.3 石英晶體多諧振蕩器
8.4 施密特觸發器
8.4.1 電路組成
8.4.2 工作原理
8.4.3 應用舉例
8.5 555定時器
8.5.1 電路結構
8.5.2 引腳功能
8.5.3 定時器的邏輯功能
8.5.4 555定時器應用舉例
8.6 單次脈衝產生電路
8.6.1 異步單脈衝發生器
8.6.2 同步單脈衝發生器
本章小結
習題
第9章 數/模和模/數轉換器
9.1 概述
9.2 d/a轉換器
9.2.1 d/a轉換器的工作原理
9.2.2 d/a轉換器的主要技術指標
9.2.3 d/a轉換器芯片
9.2.4 d/a轉換器與微處理器的接口
9.3 a/d轉換器
9.3.1 基本概念
9.3.2 a/d轉換器的工作原理
9.3.3 a/d轉換器的主要技術指標
9.3.4 a/d轉換器芯片
9.3.5 a/d轉換器與微處理器接口
本章小結
習題
第10章 硬件描述語言vhdl基礎
10.1 vhdl概述
10.2 vhdl程序的基本結構
10.2.1 vhdl程序示例
10.2.2 實體
10.2.3 結構體
10.2.4 庫、包集合及配置
10.3 vhdl語法基礎
10.3.1 標識符和保留字
10.3.2 數據對像
10.3.3 數據類型
10.3.4 運算操作符
10.4 vhdl的常用描述語句
10.4.1 順序描述語句
10.4.2 並行描述語句
10.5 vhdl描述實例
10.5.1 組合邏輯電路的vhdl描述
10.5.2 時序邏輯電路的vhdl描述
10.6 狀態機設計
10.6.1 概述
10.6.2 狀態機的分類
10.6.3 moore型狀態機的vhdl描述
10.6.4 mealy型狀態機的vhdl描述
10.6.5 狀態機應用舉例--序列碼檢測器
本章小結
習題1
第11章 可編程邏輯器件及其開發工具
11.1 可編程邏輯器件概述
11.1.1 pld的產生
11.1.2 pld的發展
11.1.3 pld的主要特點
11.1.4 pld的基本結構
11.2 fpga的工作原理與基本結構
11.2.1 fpga的工作原理
11.2.2 fpga的基本結構
11.2.3 ip核簡介
11.3 fpga的設計與開發
11.3.1 fpga的基本開發流程
11.3.2 fpga/cpld 開發工具max+plusii簡介
本章小結
習題1
附錄a 常用邏輯符號對照表
附錄b 部分習題參考答案
參考文獻