內容簡介
本書通過大量完整的實例講解了使用VerilogHDL進行超大規模集成電路設計的結構化建模方法、關鍵步驟和設計驗證方法等實用內容。全書共分11章,涵蓋了建模、結構平衡、功能驗證、故障模擬和邏輯綜合等關鍵問題,還有後綜合設計確認、定時分析及可測性設計等內容。
本書結構清晰,內容組織合理、適合於計算機機、電子等相關專業本科高年級學生或研究生課程,同時也通用於學習VerilogHDL及其在現代集成電路設計流中的應用感舉的專業人員。
本書結構清晰,內容組織合理、適合於計算機機、電子等相關專業本科高年級學生或研究生課程,同時也通用於學習VerilogHDL及其在現代集成電路設計流中的應用感舉的專業人員。