了得網研究生_Altera FPGA繫統設計實用教程（第2版）

商品搜索

类别：

关键字：

商品分类

Altera FPGA繫統設計實用教程（第2版）
該商品所屬分類：研究生 -> 工學
【市場價】	540-784元
【優惠價】	338-490元
【作者】	李莉、張磊、董秀則、李雪梅
【所屬類別】	圖書教材研究生/本科/專科教材工學
【出版社】	清華大學出版社
【ISBN】	9787302473121
【折扣說明】	一次購物滿999元台幣免運費+贈品一次購物滿2000元台幣95折+免運費+贈品一次購物滿3000元台幣92折+免運費+贈品一次購物滿4000元台幣88折+免運費+贈品
【本期贈品】	①優質無紡布環保袋，做工棒！②品牌簽字筆 ③品牌手帕紙巾

版本	正版全新電子版PDF檔
您已选择：	正版全新
溫馨提示：如果有多種選項，請先選擇再點擊加入購物車。 . 電子圖書價格是0.69折，例如了得網價格是100元，電子書pdf的價格則是69元。 . 購買電子書不支持貨到付款，購買時選擇atm或者超商、PayPal付款。付款後1-24小時內通過郵件傳輸給您。 *. 如果收到的電子書不滿意，可以聯絡我們退款。謝謝。

內容介紹

開本：32開

紙張：膠版紙

包裝：平裝-膠訂

是否套裝：否

國際標準書號ISBN：9787302473121

叢書名：高等學校電子信息類專業繫列教材

作者：李莉、張磊、董秀則、李雪梅

出版社：清華大學出版社

出版時間：2017年08月

編輯推薦

《Altera FPGA繫統設計實用教程（第2版）》教材融合了作者多年在FPGA開發方面的教學和科研經驗，具有如下鮮明特色：知識內容恰當地反映了FPGA的發展與應用趨勢，體繫安排具有獨創之處，加強了經典內容與現代技術的融合，加入了具有軟硬結合的綜合案例；結構編排符合認識規律，重點突出，難易適度，具有良好的可讀性和工程實用性，有助於教師教學和學生自學。毫無疑問，本書是一本不可多得的EDA設計領域的好書！——北京交通大學侯建軍《Altera FPGA繫統設計實用教程（第2版）》是一本內容豐富且極具實用性的著作，內容涵蓋從基礎到應用，循序漸進地介紹了語言、FPGA器件、開發工具、開發流程和綜合實例，采用了*的Quartus Prime開發環境，是一本進行FPGA設計的極好的參考教材。 ——北京石油化工學院李洋《Altera FPGA繫統設計實用教程（第2版）》兼顧基礎性和實用性，內容涵蓋了可編程邏輯器件FPGA開發過程的各個環節。書中實例豐富，分別就控制功能、信號處理功能、密碼算法功能和嵌入式軟核的設計與使用進行了詳細論述，並提供了豐富的實例和圖表，特別適合作為FPGA初學者的入門教程。 ——北京服裝學院範秀娟這本書的層次性和易讀性更貼近我們實際的學習，使我們學習FPGA的開發技術更加容易。本書內容涵蓋了FPGA的基本設計方法和設計流程、硬件描述語言、開發工具，以及FPGA設計實例與應用。本書通過實例化、模型化、繫統化的講解，使得本書非常容易讀懂。此外，書中給出了大量的流程圖及程序算法實例，將理論知識與實踐應用相結合，非常有利於讀者在動手實踐中掌握FPGA開發技術。——北京電子科技學院倪楊

內容簡介

本書從基礎到應用，繫統介紹了Altera FPGA的開發應用知識。基礎部分包括FPGA開發流程、硬件描述語言VHDL和Verilog、Quartus Prime開發環境、基本電路的FPGA設計、基於IP核的設計等內容；應用部分包括人機交互接口設計、數字信號處理電路設計、密碼算法設計、嵌入式Nios設計等內容。全書語言簡明易懂、邏輯清晰，向讀者提供了不同領域的FPGA應用實例以及完整的設計源程序。
本書可作為高等學校電子信息、計算機、自動化等專業的本科生教材，也可供從事電子設計的工程技術人員參考。

目錄

第1章FPGA開發簡介

1.1可編程邏輯器件概述

1.2FPGA芯片

1.2.1FPGA框架結構

第1章FPGA開發簡介

1.1可編程邏輯器件概述

1.2FPGA芯片

1.2.1FPGA框架結構

1.2.2Altera公司的FPGA

1.3FPGA開發工具

1.4基於FPGA的開發流程

1.4.1FPGA設計方法概論

1.4.2典型FPGA開發流程

1.4.3FPGA的配置

1.4.4基於FPGA的SoC設計方法

第2章硬件描述語言

2.1VHDL硬件描述語言

2.1.1程序基本結構

2.1.2VHDL程序語法規則

2.1.3並行語句

2.1.4順序語句

2.1.5子程序及子程序調用語句

2.2Verilog硬件描述語言

2.2.1Verilog HDL程序基本結構

2.2.2Verilog HDL數據類型

2.2.3Verilog HDL運算符

2.2.4Verilog HDL描述語句

2.2.5語句的順序執行與並行執行

2.2.6Verilog HDL第3章Quartus Prime設計開發環境

3.1Quartus Prime概述

3.2Quartus Prime設計流程

3.2.1設計輸入

3.2.2設計處理

3.2.3波形仿真

3.2.4器件編程

3.3嵌入式邏輯分析儀使用

第4章基本電路的HDL設計

4.1基本電路的VHDL設計

4.1.1優先編碼器

4.1.2數據選擇器

4.1.3組合邏輯電路與並行語句、進程語句的關繫

4.1.4運算電路

4.1.5時鐘信號

4.1.6鎖存器和觸發器

4.1.7同步、異步信號描述

4.1.8同步電路設計原則

4.1.9計數器

4.1.10分頻電路

4.1.11寄存器

4.1.12狀態機

4.1.13動態掃描電路

4.2基本電路的Verilog設計

4.2.1優先編碼器

4.2.2譯碼器

4.2.3數據選擇器

4.2.4運算電路設計

4.2.5時鐘信號

4.2.6觸發器

4.2.7同步、異步控制信號

4.2.8計數器

4.2.9分頻器

4.2.10寄存器

4.2.11串並轉換電路

4.2.12有限狀態機

4.2.13動態掃描電路

第5章基於IP的設計

5.1IP核

5.2觸發器IP核的VHDL設計應用

5.3存儲器IP核的VHDL設計應用

5.4鎖相環IP核的VHDL設計應用

5.5運算電路IP核的VHDL設計應用

第6章人機交互接口設計

6.1鍵盤掃描電路的VHDL設計

6.1.1設計原理

6.1.2設計實現

6.1.3綜合仿真

6.2液晶驅動電路的VHDL設計

6.2.1設計原理

6.2.2設計實現

6.2.3綜合仿真

第7章數字信號處理

7.1差錯控制電路的VHDL設計(CRC校驗電路)

7.1.1設計原理

7.1.2校驗電路的VHDL實現

7.1.3綜合仿真

7.2濾波電路的VHDL設計

7.2.1設計原理

7.2.2FIR濾波電路的設計實現

7.2.3綜合仿真

7.3HDB3基帶信號編譯碼電路的VHDL設計

7.3.1設計原理

7.3.2設計實現

7.3.3綜合仿真

第8章密碼算法設計

8.1分組密碼算法的VHDL設計（SM4）

8.1.1SM4算法原理

8.1.2設計實現

8.1.3仿真驗證

8.2流密碼算法的VHDL設計(ZUC)

8.2.1ZUC算法原理

8.2.2設計實現

8.2.3仿真驗證

8.3HASH算法的VHDL設計(SM3)

8.3.1SM3算法原理

8.3.2設計實現

8.3.3仿真驗證

第9章基於Nios Ⅱ的SOPC繫統開發

9.1簡介

9.1.1SOPC技術

9.1.2Nios Ⅱ嵌入式處理器

9.1.3Qsys開發工具

9.2SOPC硬件開發

9.2.1啟動Qsys

9.2.2添加Nios Ⅱ及外設IP模塊

9.2.3集成Nios Ⅱ繫統至Quartus Prime

9.3SOPC軟件繫統開發

9.3.1創建Nios Ⅱ工程

9.3.2設置工程的繫統屬性

9.3.3程序編寫及編譯

9.3.4代碼調試及運行

附錄DES算法的S盒

參考文獻

前言

前言現場可編程門陣列(Field Programmable Gate Array，FPGA)的出現是超大規模集成電路(VLSI)技術和計算機輔助設計(CAD)技術發展的結果，基於FPGA的設計方法是電子設計領域的一大變革。不同於傳統的電子設計方法，基於FPGA的現代電子設計方法采用自頂向下的設計方法，使設計師們可以把更多的精力和時間放在電路方案的設計上，很大程度上提高了電子產品的上市時間； FPGA的可編程性，使得在不改變硬件電路設計的前提下，產品性能的提升成為可能；硬件軟件化，以及不斷增長的可編程門陣列的規模，使得產品在小型化的同時，可靠性也得以不斷提升。近年來，IP核的廣泛使用，特別是嵌入式處理器IP核的使用，使FPGA的市場占有量大大增加。因此對於廣大的電子設計人員，以及電子工程專業的學生來說，掌握基於FPGA的開發技術是非常必要的。參與本書編寫的教師多年從事EDA課程的教學和相關科研工作，作者總結了許多教學和科研經驗，成就了本書的編寫與問世。全書繫統地介紹了FPGA的開發技術，內容涵蓋FPGA可編程邏輯器件的基本知識及相關軟件的使用方法，可編程邏輯器件的硬件描述語言，以及基於FPGA的電路設計，著重講述了FPGA電路設計的方法和技巧，並給出了設計實例。全書共9章。第1章分析了FPGA開發的基本設計方法和設計流程，並以Altera公司的FPGA芯片為例，介紹了可編程邏輯器件的結構特點。第2章介紹了目前流行的兩種可編程邏輯器件的硬件描述語言： VHDL和Verilog。第3章以Quartus版本Prime 16．0為例，介紹了可編程邏輯器件開發軟件的安裝和使用方法。第4章介紹了基本電路的FPGA設計，講解了FPGA設計時需要注意的基本問題。第5章介紹了基於IP核的設計方法。第6章以鍵盤掃描和液晶驅動設計為例，介紹了人機交互接口設計。第7章介紹了幾種基本的數字信號處理電路的FPGA設計。密碼算法的設計實現是FPGA在信息安全設計領域的一個重要應用，因此本書的第8章以分組密碼、流密碼及Hash算法為例，給出了三個較新的密碼算法的FPGA實現的實例。第9章涉及FPGA高端開發技術，介紹了基於Nios Ⅱ的Qsys繫統開發的流程和設計方法。書中第6章至第8章的設計程序可以在www．besti．edu．cn/EDA精品課程網站下載。有關FPGA的新器件、新技術等不斷更新的知識，讀者可以從EDA廠商的網站上獲取更新的資料，也可以從銷售商或可編程邏輯器件中文網站(http://www．fpga．com．cn)上獲取相關的信息和技術支持。全書由李莉組織編寫並統稿。本書第1章、第3章、第6章以及附錄部分由李莉編寫，第8章由李雪梅和張磊共同編寫，第5章、第7章、第9章由李莉和董秀則共同編寫，第2章、第4章由李莉和李雪梅共同編寫。北京電子科技學院路而紅教授不辭辛苦地認真審閱了全部書稿，並為本書提出了許多寶貴的建議和意見。碩士研究生楊鳳、胡堯、李稹宇參與了本書相關程序的調試工作。借此機會也向所有關心、支持和幫助過本書編寫、修改、出版、發行的老師和朋友們致以誠摯的謝意。由於作者水平有限，書中難免有不妥之處，歡迎各位讀者提出批評和指正。作者聯繫方式： lili103@besti．edu．cn。作者2017年4月於北京前言

現場可編程門陣列(Field Programmable Gate Array，FPGA)的出現是超大規模集成電路(VLSI)技術和計算機輔助設計(CAD)技術發展的結果，基於FPGA的設計方法是電子設計領域的一大變革。不同於傳統的電子設計方法，基於FPGA的現代電子設計方法采用自頂向下的設計方法，使設計師們可以把更多的精力和時間放在電路方案的設計上，很大程度上提高了電子產品的上市時間； FPGA的可編程性，使得在不改變硬件電路設計的前提下，產品性能的提升成為可能；硬件軟件化，以及不斷增長的可編程門陣列的規模，使得產品在小型化的同時，可靠性也得以不斷提升。近年來，IP核的廣泛使用，特別是嵌入式處理器IP核的使用，使FPGA的市場占有量大大增加。因此對於廣大的電子設計人員，以及電子工程專業的學生來說，掌握基於FPGA的開發技術是非常必要的。參與本書編寫的教師多年從事EDA課程的教學和相關科研工作，作者總結了許多教學和科研經驗，成就了本書的編寫與問世。全書繫統地介紹了FPGA的開發技術，內容涵蓋FPGA可編程邏輯器件的基本知識及相關軟件的使用方法，可編程邏輯器件的硬件描述語言，以及基於FPGA的電路設計，著重講述了FPGA電路設計的方法和技巧，並給出了設計實例。全書共9章。第1章分析了FPGA開發的基本設計方法和設計流程，並以Altera公司的FPGA芯片為例，介紹了可編程邏輯器件的結構特點。第2章介紹了目前流行的兩種可編程邏輯器件的硬件描述語言： VHDL和Verilog。第3章以Quartus版本Prime 16．0為例，介紹了可編程邏輯器件開發軟件的安裝和使用方法。第4章介紹了基本電路的FPGA設計，講解了FPGA設計時需要注意的基本問題。第5章介紹了基於IP核的設計方法。第6章以鍵盤掃描和液晶驅動設計為例，介紹了人機交互接口設計。第7章介紹了幾種基本的數字信號處理電路的FPGA設計。密碼算法的設計實現是FPGA在信息安全設計領域的一個重要應用，因此本書的第8章以分組密碼、流密碼及Hash算法為例，給出了三個較新的密碼算法的FPGA實現的實例。第9章涉及FPGA高端開發技術，介紹了基於Nios Ⅱ的Qsys繫統開發的流程和設計方法。書中第6章至第8章的設計程序可以在www．besti．edu．cn/EDA精品課程網站下載。有關FPGA的新器件、新技術等不斷更新的知識，讀者可以從EDA廠商的網站上獲取更新的資料，也可以從銷售商或可編程邏輯器件中文網站(http://www．fpga．com．cn)上獲取相關的信息和技術支持。全書由李莉組織編寫並統稿。本書第1章、第3章、第6章以及附錄部分由李莉編寫，第8章由李雪梅和張磊共同編寫，第5章、第7章、第9章由李莉和董秀則共同編寫，第2章、第4章由李莉和李雪梅共同編寫。北京電子科技學院路而紅教授不辭辛苦地認真審閱了全部書稿，並為本書提出了許多寶貴的建議和意見。碩士研究生楊鳳、胡堯、李稹宇參與了本書相關程序的調試工作。借此機會也向所有關心、支持和幫助過本書編寫、修改、出版、發行的老師和朋友們致以誠摯的謝意。由於作者水平有限，書中難免有不妥之處，歡迎各位讀者提出批評和指正。作者聯繫方式： lili103@besti．edu．cn。作者2017年4月於北京

媒體評論

評論

在線試讀

第5章CHAPTER 5

基於IP的設計
本章主要介紹Quartus Prime中可重復利用的參數化模塊庫(LPM)設計資源，講述如何配置和實例引用參數化模塊等IP資源。希望通過這一章的內容，能夠利用Quartus Prime軟件工具提供的參數化模塊資源對常用電路進行高效快速的HDL設計。5.1IP核IP(Intellectual Property)原指知識產權、著作權等，在IC設計領域通常被理解為實現某種功能的設計。IP核則是完成某種常用但是比較復雜的算法或功能(如FIR濾波器、SDRAM控制器、PCI接口等)，並且參數可修改的電路模塊，又稱為IP模塊。隨著CPLD/FPGA的規模越來越大，設計越來越復雜，越來越多的人開始認識到IP核以及IP復用技術的優越性，並努力推動IP復用設計技術的發展。根據實現的不同，IP核可以分為三類：完成行為域描述的軟核(Soft Core)，完成結構域描述的固核(Firm Core)和基於物理域描述並經過工藝驗證的硬核(Hard Core)。三種IP核的特點比較見表51。不同的用戶可以根據自己的需要訂購不同的IP產品。

表51三種IP核的特點比較

軟(soft)IP核固(firm)IP核硬(hard)IP核
描述內容模塊功能模塊邏輯結構物理結構提供方式HDL文檔門電路級網表，對應具體工藝網表電路物理結構掩模版圖和全套工藝文件
優點靈活，可移植缺點後期開發時間長介於兩者之間後期開發時間短靈活性差，不同工藝難移植第5章CHAPTER 5

基於IP的設計
本章主要介紹Quartus Prime中可重復利用的參數化模塊庫(LPM)設計資源，講述如何配置和實例引用參數化模塊等IP資源。希望通過這一章的內容，能夠利用Quartus Prime軟件工具提供的參數化模塊資源對常用電路進行高效快速的HDL設計。5.1IP核IP(Intellectual Property)原指知識產權、著作權等，在IC設計領域通常被理解為實現某種功能的設計。IP核則是完成某種常用但是比較復雜的算法或功能(如FIR濾波器、SDRAM控制器、PCI接口等)，並且參數可修改的電路模塊，又稱為IP模塊。隨著CPLD/FPGA的規模越來越大，設計越來越復雜，越來越多的人開始認識到IP核以及IP復用技術的優越性，並努力推動IP復用設計技術的發展。根據實現的不同，IP核可以分為三類：完成行為域描述的軟核(Soft Core)，完成結構域描述的固核(Firm Core)和基於物理域描述並經過工藝驗證的硬核(Hard Core)。三種IP核的特點比較見表51。不同的用戶可以根據自己的需要訂購不同的IP產品。

表51三種IP核的特點比較

軟(soft)IP核固(firm)IP核硬(hard)IP核
描述內容模塊功能模塊邏輯結構物理結構提供方式HDL文檔門電路級網表，對應具體工藝網表電路物理結構掩模版圖和全套工藝文件
優點靈活，可移植缺點後期開發時間長介於兩者之間後期開發時間短靈活性差，不同工藝難移植
(1) 軟核：用硬件描述語言(HDL)的形式描述功能的IP核，與具體的實現技術無關。軟核是集成電路設計的高層描述，靈活性大。軟核可以用於多種制作工藝，在新功能模塊中重新配置，以實現重定目標電路。此類IP核隻通過了功能和時序驗證，其他的實現內容及相關測試等均需要使用者自己完成，因此軟核IP用戶的後繼工作較大。(2) 硬核： IP硬核是基於半導體工藝的物理設計，已有固定的拓撲布局和具體工藝，並已經過工藝驗證，具有可保證的性能。提供給用戶的形式是電路物理結構掩膜版圖和全套工藝文件，允許設計者將IP快速集成在衍生產品中。因為與工藝相關，硬核IP的靈活性較差。(3) 固核：在設計階段介於軟核和硬核之間的IP核。除了完成軟核所有設計外，固核還完成了門級電路綜合和時序仿真等環節，以RTL描述和可綜合網表的形式提交。固核的用戶使用靈活性介於軟核和硬核之間。

圖51LPM種類選擇界面
Altera公司以及第三方IP合作伙伴給用戶提供了很多可用的功能模塊，它們基本可以分為兩類：免費的LPM宏功能模塊(Megafunctions/LPM)和需要授權使用的IP知識產權(MEGACORE)。這兩者隻是從實現的功能上區分，使用方法上則基本相同。Altera LPM宏功能模塊是一些復雜或高級的構建模塊，可以在Quartus Prime設計文件中和門、觸發器等一起使用，這些模塊的功能一般都是通用的，比如Counter、FIFO、RAM等。Altera提供的可參數化LPM宏功能模塊和LPM函數均為Altera器件結構做了優化，而且必須使用宏功能模塊纔可以使用一些Altera特定器件的功能，例如存儲器、DSP塊、LVDS驅動器、PLL電路。通過菜單Tools→IP Catalog,並在IP Catalog中輸入LPM，會出現Quartus Prime軟件已安裝的LPM種類，如圖51所示。通過選擇需要的LPM，單擊並進行修改。5.2觸發器IP核的VHDL設計應用觸發器(FlipFlop)是數字電路設計中的，尤其是D觸發器，通常被用來做延時和緩存處理。第4章給出了利用多個D觸發器構造移位寄存器和m序列發生器的示例。將圖429和圖430給出的移位寄存器和m序列發生器結合在一起，可以形成串行輸入初始狀態的序列發生器，利用原理圖方式進行設計，結果如圖52所示。

圖52利用觸發器構造序列發生器

觸發器的延遲功能與移位寄存器功能類似，Altera LPM宏功能模塊中將兩種功能結合在一起，用同一個模塊實現。如圖53所示，在原理圖輸入模式下，可以在Symbol界面下，在megafunctions →storage下使用宏功能模塊LPM_DFF完成功能更復雜的D觸發器。BDF文件中插入LPM_DFF後，雙擊右上角參數列表或者選擇右鍵菜單Properties後，可以進行LPM_DFF的屬性和參數設置，如圖54和圖55所示。

書摘插畫

網友評論我們期待著您對此商品發表評論

相關商品

商品搜索

商品分类

【醫學】

【各大出版社】