章 數制和編碼

1.1 進位計數制

1.2 進位計數制的相互轉換

1.2.1 多項式替代法

1.2.2 基數乘除法

1.2.3 任意兩種進制之間的轉換

1.2.4 直接轉換法

1.2.5 數制轉換時小數位數的確定

1.3 帶符號數的代碼表示

1.3.1 原碼

1.3.2 反碼

1.3.3 補碼

1.3.4 十進制數的補碼

1.4 帶符號數的加、減運算

1.5 十進制數的常用代碼

1.5.1 8421碼

1.5.2 2421碼

1.5.3 餘3碼

1.6 可靠性編碼

1.6.1 格雷碼

1.6.2 奇偶校驗碼

1.6.3 海明校驗碼

習題

第二章 邏輯代數基礎

2.1 邏輯代數中的幾個概念

2.2 邏輯代數的基本運算

2.2.1 與運算（邏輯乘）

2.2.2 或運算（邏輯加）

2.2.3 非運算（邏輯非）

2.3 邏輯代數的基本定理及規則

2.3.1 邏輯代數的基本公理

2.3.2 邏輯代數的基本定理

2.3.3 邏輯代數的基本規則

2.4 邏輯函數的性質

2.4.1 復合邏輯

2.4.2 邏輯函數的基本表達式

2.4.3 邏輯函數的標準形式

2.5 邏輯函數的化簡

2.5.1 代數法化簡

2.5.2 卡諾圖法

2.5.3 利用無關項化簡函數表達式

2.5.4 輸入無反變量的函數的化簡

2.5.5 多輸出函數的化簡

2.5.6 Qulne-McCluskey（Q-M）法

習題

第三章 組合邏輯電路的分析與設計

3.1 邏輯電路設計文檔標準

3.1.1 框圖

3.1.2 門的符號標準

3.1.3 信號名和有效級

3.1.4 引端的有效級

3.1.5 引端有效級的變換

3.1.6 圖面布局及總線

3.1.7 時間圖

3.2 組合電路分析

3.2.1 利用表達式和真值表進行電路分析

3.2.2 組合電路分析之電路性能評價及電路改進

3.3 組合電路設計的一般方法

3.3.1 根據邏輯問題的描述寫出邏輯表達式

3.3.2 邏輯電路的變換

3.4 組合電路中的競爭與險像

3.4.1 競爭現像

3.4.2 險像

3.4.3 險像的判別

3.4.4 險像的消除

3.5 常用MSI組合邏輯器件及其應用

3.5.1 譯碼器

3.5.2 編碼器

3.5.3 三態緩衝器

3.5.4 多路選擇器

3.5.5 奇偶校驗電路

3.5.6 比較器

3.5.7 加法器

習題

第四章 同步時序電路的分析

4.1 時序電路概述

4.1.1 時序電路的一般形式

4.1.2 時序電路的分類

4.1.3 時序電路的描述方法

4.2 件

4.2.1 S－R鎖存器

4.2.2 ／S－／R鎖存器

4.2.3 帶使能端的S-R鎖存器

4.2.4 D鎖存器

4.2.5 邊沿觸發D觸發器

4.2.6 主從S－R觸發器

4.2.7 主從J－K觸發器

4.2.8 邊沿觸發J－K觸發器

4.2.9 T觸發器

4.3 同步時序電路的分析方法

4.4 計數器

4.4.1 二進制串行計數器

4.4.2 二進制同步計數器

4.4.3 用跳越的方法實現任意模數的計數器

4.4.4 強置位計數器

4.4.5 預置位計數器

4.4.6 修正式計數器

4.4.7 MSI計數器及應用

4.5 寄存器

4.5.1 並行寄存器

4.5.2 移位寄存器

4.5.3 MSI寄存器應用舉例——數據串、並行的轉換

4.6 節拍分配器

4.6.1 計數型節拍分配器

4.6.2 移位型節拍分配器

4.6.3 MSI節拍分配器舉例

習題

第五章 同步時序電路的設計

5.1 建立原始狀態表

5.2 狀態化簡

5.2.1 完全給定同步時序電路狀態表的化簡

5.2.2 不完全給定同步時序電路狀態表的化簡

5.3 狀態分配

5.3.1 狀態編碼的一般問題

5.3.2 相鄰狀態分配法

5.4 選擇觸發器類型及確定激勵函數和輸出函數

5.4.1 選擇觸發器類型

5.4.2 確定激勵函數和輸出函數

5.5 設計舉例

習題

第六章 異步時序電路的分析與設計

……

第七章 可編程邏輯器件（PLD）

第八章 數字繫統設計

附錄一 TTI.／SSI電路的型號

附錄二 某些TTL／MSI集成電路產品

附錄三 某些74LS繫列器件引腳圖

附錄四 某些PLD、ROM、RAM器件

引腳圖

參考文獻