內容簡介
本書圍繞VHDL和Verilog HDL兩種硬件描述語言,繫統介紹了相關的語法、技巧和計算機輔助設計軟件,給出大量實例的綜合、仿真結果和設計工程。本書的主要內容包括:VHDL的基礎知識和語法、Verilog HDL的基礎知識和語法、在RTL層次上利用這兩種硬件描述語言進行實際建模的方法與技巧、實際設計中常見模塊的實例設計,Synplify、ModelSim和Quartus2等常用軟件工具的使用方法。
本書內容新穎全面、敘述簡明清晰、結構層次分明,利用大量的實例和圖表說明問題,使讀者易於接受。既可作為高年級本科生和研究生EDA設計方法相關課程的教材,也可以作為工程技術人員的參考資料。
本書附光盤一張,包含了書中所有設計實例的源程序和設計工程,可做二次開發。
本書內容新穎全面、敘述簡明清晰、結構層次分明,利用大量的實例和圖表說明問題,使讀者易於接受。既可作為高年級本科生和研究生EDA設計方法相關課程的教材,也可以作為工程技術人員的參考資料。
本書附光盤一張,包含了書中所有設計實例的源程序和設計工程,可做二次開發。