第1章  數制與編碼

1.1  數制

1.2  數制轉換

1.2.1  二進制、八進制、十六進制到十進制的轉換

1.2.2  二進制、八進制、十六進制之間的轉換

1.2.3  十進制到二進制、八進制、十六進制的轉換

1.3  二進制符號數的表示方法

1.3.1  原碼表示法

1.3.2  反碼表示法

1.3.3  補碼表示法

1.3.4  符號數小結

1.4  二十進制編碼(BCD碼)

1.5  格雷碼

1.6  ASCII符

1.7  奇偶檢錯碼和奇偶糾錯碼

1.7.1  奇偶檢錯碼

1.7.2  奇偶糾錯碼

本章小結

本章習題

第2章  邏輯代數基礎

2.1  概述

2.1.1  事物的二值性

2.1.2  布爾代數

2.2  邏輯變量和邏輯函數

2.2.1  基本的邏輯運算和邏輯變量

2.2.2  邏輯函數

2.2.3  邏輯函數與邏輯電路的關繫

2.3  邏輯代數的基本運算規律

2.3.1  邏輯代數的基本定律

2.3.2  3個重要規則

2.3.3  邏輯代數的基本定理

2.3.4  復合邏輯運算和復合邏輯門

2.4  邏輯函數的兩種標準形式

2.4.1  小項和項

2.4.2  標準表達式和真值表

2.5  邏輯函數的代數化簡法

2.5.1  化簡邏輯函數的意義及化簡方法

2.5.2  代數化簡法

2.6  邏輯函數的卡諾圖化簡法

2.6.1  卡諾圖(K圖)

2.6.2  小項的合並規律

2.6.3  用卡諾圖化簡邏輯函數

2.6.4  多輸出邏輯函數的卡諾圖化簡法

2.7  非完全描述邏輯函數

2.7.1  非完全描述邏輯函數概述

2.7.2  利用無關項化簡非完全描述邏輯函數

2.8  邏輯函數的描述

2.8.1  邏輯函數的描述方法

2.8.2  邏輯函數描述方法之間的轉換

2.9  邏輯函數的QM表格化簡法

2.9.1  蘊含項，主蘊含項，本質蘊含項

2.9.2  QM化簡法推演過程

2.9.3  覆蓋過程

2.9.4  非完全描述邏輯函數的QM化簡法

本章小結

本章習題

第3章  邏輯門電路

3.1  門電路的主要參數

3.1.1  靜態參數

3.1.2  動態參數

3.2  二極管門電路

3.2.1  二極管的開關作用

3.2.2  二極管與門

3.2.3  二極管或門

3.3  TTL門電路

3.3.1  三極管的開關特性

3.3.2  TTL反相器的電路結構和工作原理

3.3.3  TTL反相器的靜態特性

3.3.4  TTL反相器的動態特性

3.3.5  其他邏輯的TTL門電路

3.3.6  其他類型的TTL門電路

3.3.7  TTL集成門電路繫列

3.4  CMOS門電路

3.4.1  MOS管的開關特性

3.4.2  CMOS反相器的電路結構和工作原理

3.4.3  CMOS反相器的靜態特性

3.4.4  CMOS反相器的動態特性

3.4.5  其他邏輯的CMOS門電路

3.4.6  其他類型的CMOS門電路

3.4.7  CMOS集成門電路繫列

3.5  TTL與CMOS電路的級聯

3.5.1  TTL電路驅動CMOS電路

3.5.2  CMOS電路驅動TTL電路

本章小結

本章習題

第4章  組合邏輯電路

4.1  概述

4.1.1  組合邏輯電路的結構特點

4.1.2  組合邏輯電路的功能特點

4.2  常用數字集成組合邏輯電路

4.2.1  編碼器

4.2.2  譯碼器

4.2.3  加法器

4.2.4  數值比較器

4.2.5  多路選擇器和多路分配器

4.3  組合電路邏輯分析

4.3.1  組合電路邏輯分析步驟

4.3.2  組合電路邏輯分析實例

4.4  組合電路邏輯設計

4.4.1  用小規模集成電路(SSI)實現邏輯函數

4.4.2  用中規模集成電路(MSI)實現邏輯函數

4.4.3  一般設計步驟和設計舉例

4.5  組合邏輯電路中的競爭與冒險現像

4.5.1  競爭與冒險現像的起因和分類

4.5.2  競爭與冒險現像的識別

4.5.3  消除冒險現像的方法

4.5.4  動態冒險現像

本章小結

本章習題

第5章  鎖存器與觸發器

5.1  基本RS鎖存器

5.1.1  電路結構

5.1.2  功能分析

5.1.3  功能描述

5.1.4  集成基本RS鎖存器

5.1.5  防抖動開關

5.1.6  基本RS鎖存器存在的問題

5.2  門控RS鎖存器

5.2.1  電路結構

5.2.2  功能分析

5.2.3  功能描述

5.2.4  門控RS鎖存器的特點

5.3  D鎖存器

5.3.1  電路結構

5.3.2  功能分析

5.3.3  D鎖存器功能描述

5.3.4  集成D鎖存器

5.4  主從式RS觸發器

5.4.1  電路結構

5.4.2  功能分析

5.4.3  功能描述

5.5  TTL主從式JK觸發器

5.5.1  電路結構

5.5.2  功能分析

5.5.3  功能描述

5.6  TTL維持阻塞式D觸發器

5.6.1  電路結構

5.6.2  功能分析

5.6.3  功能描述

5.6.4  集成維持阻塞式D觸發器

5.7  CMOS鎖存器與觸發器

5.7.1  CMOS鎖存器

5.7.2  CMOS觸發器

5.8  T觸發器和T′觸發器

5.8.1  T觸發器

5.8.2  T′觸發器

5.9  觸發器的功能轉換

5.9.1  狀態方程法

5.9.2  驅動表法

5.1  0觸發器的動態參數

本章小結

本章習題

第6章  常用時序電路組件

6.1  寄存器

6.1.1  鎖存器組成的寄存器

6.1.2  觸發器組成的寄存器

6.2  異步計數器

6.2.1  異步二進制加法計數器

6.2.2  脈衝反饋復位(置位)式任意模M異步加法計數器

6.2.3  異步二進制減法計數器

6.2.4  可逆異步二進制計數器

6.2.5  n位異步二進制計數器小結

6.3  同步二進制計數器

6.4  集成計數器

6.4.1  異步2510計數器74LS290

6.4.2  同步二進制計數器74LS161/74LS163

6.4.3  其他集成計數器

6.5  移位寄存器

6.5.1  移位寄存器簡介

6.5.2  移位寄存器的應用

6.5.3  多功能移位寄存器74LS194

6.5.4  其他集成移存器

本章小結

本章習題

第7章  時序邏輯電路

7.1  概述

7.1.1  同步時序電路的特點與結構

7.1.2  同步時序電路的別名——同步狀態機

7.1.3  同步時序電路的描述方法

7.2  同步時序邏輯電路——狀態機的分析

7.2.1  同步時序電路的分析步驟

7.2.2  同步時序電路分析實例

7.3  同步時序邏輯電路——狀態機的設計

7.3.1  原始狀態圖(表)的建立——邏輯抽像

7.3.2  狀態化簡

7.3.3  狀態分配

7.3.4  觸發器類型的選擇

7.3.5  邏輯方程組的獲取

7.4  實用時序邏輯電路的分析與設計

7.4.1  同步計數器和同步分頻器

7.4.2  移存型計數器

7.4.3  同步序列信號發生器

7.4.4  阻塞反饋式異步計數/分頻器

本章小結

本章習題

第8章  脈衝信號的產生和整形

8.1  概述

8.2  連續矩形脈衝產生電路

8.2.1  環形振蕩器

8.2.2  對稱式多諧振蕩器

8.2.3  石英晶體多諧振蕩器

8.3  單穩態觸發器

8.3.1  由門電路組成的單穩態觸發器

8.3.2  集成單穩態觸發器

8.3.3  單穩態觸發器的應用

8.4  施密特觸發器

8.4.1  由門電路組成的施密特觸發器

8.4.2  集成施密特觸發器

8.4.3  施密特觸發器的應用

8.5  555定時器

8.5.1  555定時器的電路結構與功能

8.5.2  555定時器的應用

本章小結

本章習題

第9章  數模轉換與模數轉換

9.1  數模轉換器

9.1.1  權電阻型DAC

9.1.2  R2R  T形電阻網絡DAC

9.1.3  倒T形電阻網絡DAC

9.1.4  DAC中的電子開關

9.1.5  單片集成DAC  AD7520及其用法

9.1.6  DAC的主要參數

9.1.7  DAC的應用

9.2  模數轉換器

9.2.1  采樣保持

9.2.2  量化與編碼

9.2.3  並行比較式ADC

9.2.4  計數式ADC

9.2.5  逐次比較式ADC

9.2.6  雙積分式ADC

9.2.7  集成ADC舉例

9.2.8  ADC的參數

本章小結

本章習題

第10章  存儲器及可編程器件概述

10.1  隻讀存儲器ROM

10.1.1  ROM的結構與原理

10.1.2  用ROM實現邏輯函數

10.1.3  現代ROM的行列譯碼結構

10.1.4  PROM、EPROM、EEPROM

10.1.5  現代ROM的內部結構及ROM的擴展

10.2  隨機存取存儲器RAM

10.2.1  概述

10.2.2  靜態隨機存取存儲器SRAM

10.2.3  動態隨機存取存儲器DRAM

10.2.4  用RAM實現邏輯函數

10.3  可編程邏輯器件PLD

10.3.1  可編程邏輯陣列PLA

10.3.2  可編程邏輯器件PAL、GAL

10.3.3  復雜可編程邏輯器件CPLD

10.3.4  現場可編程門陣列FPGA簡介 

本章小結

本章習題

第11章  ASM圖與繫統設計

11.1  寄存器傳輸級

11.2  算法狀態機

11.2.1  ASM圖

11.2.2  ASM圖舉例

11.3  交通燈控制器的設計

11.3.1  繫統分析

11.3.2  繫統構成

11.3.3  交通燈控制繫統的ASM圖

11.3.4  控制器的設計

11.3.5  定時器及組合模塊的設計

11.3.6  交通燈控制器繫統的實現

11.4  數字乘法器的設計

11.4.1  繫統分析

11.4.2  總體方案

11.4.3  ASM圖

11.4.4  控制器的設計

11.4.5  寄存器及組合模塊的設計

11.4.6  數字乘法器的實現

本章小結

本章習題

參考文獻

附錄  基本符號對照表

本書基於編者多年教學經驗編寫而成。

雖然現代集成電路技術的發展迅速，數字集成電路的功能越來越強大，但其應用基礎還是傳統的數字電路的內容。本著加強基礎的原則，本書在重點講述數字電路的分析與設計方法之外，還簡要介紹了電子信息類專業學生應該具備的數制與編碼、邏輯門電路基礎、波形的產生與整形、數模/模數轉換及現代廣泛應用的可編程器件方面的知識。隻有打牢基礎，纔能在實踐中學習、掌握新器件的使用方法，從而在求職、開發新產品等領域的競爭中立於不敗之地。

絕大多數半導體生產廠商發布的數據手冊、可編程器件的開發工具、數字繫統的軟件仿真工具等都采用了傳統的符號繫統。本著教學與實際相結合的原則，本書采用了傳統的符號繫統，以方便讀者與半導體生產廠商的數據手冊對接。

為方便雙語教學，書中給出了部分所涉及專業術語的英文名稱。對於摘自英文資料的部分插圖，未進行翻譯和規範化處理。

本書給出了豐富的例題，每一章後的習題都比較豐富，以便於讀者自學。

本書第1章、第5章、第6章、第9章、第10章和第11章由丁志傑編寫，第2章、第4章、第7章由趙宏圖編寫，第3章、第8章由張延軍編寫。丁志傑負責全書的組織、策劃、統稿和定稿工作。

由於編者水平有限，加上時間倉促，書中難免會有欠妥之處，敬請讀者批評指正。

編者2020年10月於北京