第1章 數字邏輯基礎

1.1 電路引入二進制、芯片及集成概念

1.2 數制與數制轉換

1.2.1 計算機中常用進位計數制

1.2.2 數制轉換

1.2.3 二進制算術運算

1.3 計算機中常用編碼

1.3.1 二-十進制編碼

1.3.2 格雷碼

1.3.3 asch碼

1.4 邏輯運算與邏輯代數

1.4.1 3種基本邏輯運算

1.4.2 邏輯函數及其表示方法

1.4.3 邏輯代數

1.5 邏輯代數的卡諾圖化簡法

1.5.1 小項的定義及其性質

1.5.2 邏輯函數的小項表達式

1.5.3 用卡諾圖表示邏輯函數

1.5.4 用卡諾圖化簡邏輯函數

第2章 硬件描述語言verilog hdl與編輯環境quartusⅱ

2.1 硬件描述語言verilog hdl設計方法學簡介

2.1.1 verilog的基本語法規則

2.1.2 變量及數據類型

2.1.3 運算符和表達式

2.1.4 語句

2.2 verilog hdl建模

2.2.1 verilog hdl程序的基本結構

2.2.2 結構建模

2.2.3 數據流建模

2.2.4 行為建模

2.2.5 模塊調用

2.3 verilog hdl編譯環境quartusⅱ9.1

2.3.1 quartusⅱ9.1概述

2.3.2 quartusⅱ9.1原理圖設計方法

2.3.3 使用verilog hdl語言實現數字電路設計

2.3.4 波形仿真

第3章 邏輯門電路

3.1 半導體器件組成的門電路

3.1.1 半導體器件的開關特性

3.1.2件門電路

3.2 cmos門電路

3.2.1 cmos反相器

3.2.2 cmos邏輯門電路

3.2.3 cmos漏極開路門與三態門電路

3.2.4 cmos傳輸

3.3 ttl門電路

3.3.1 ttl反相器的基本電路

3.3.2 ttl邏輯門電路

3.3.3 ttl集電極開路門與三態門電路

第4章 組合邏輯電路

4.1 組合邏輯電路分析

4.2 組合邏輯電路設計

4.3 組合電路的競爭與冒險

4.3.1 冒險的分類與產生原因

4.3.2 冒險的判斷與消除方法

4.4 常用組合邏輯電路

4.4.1 編碼器

4.4.2 譯碼器

4.4.3 數據選擇器

4.4.4 比較器

4.4.5 算術運算電路

第5章 時序邏輯電路

5.1 時序邏輯電路基礎

5.1.1 觸發器

5.1.2 時序邏輯電路的描述

5.2 時序邏輯電路——觸發器

5.2.1 rs觸發器

5.2.2 d觸發器

5.2.3 jk觸發器

5.2.4 t觸發器

5.2.5 用verilog語言設計觸發器

5.3 同步時序邏輯電路的分析與設計

5.3.1 同步時序邏輯電路的分析

5.3.2 同步時序邏輯電路的設計

5.4 異步時序電路的分析與設計

5.4.1 異步時序邏輯電路的分析

5.4.2 異步時序邏輯電路的設計

5.5 常用時序邏輯電路

5.5.1 寄存器

5.5.2 計數器

5.5.3 順序脈衝發生器

第6章 半導體存儲器與大規模可編程邏輯器件

6.1 隨機存儲器

6.1.1 sram

6.1.2 dram

6.2 隻讀存儲器

6.2.1 掩膜隻讀存儲器

6.2.2 可編程隻讀存儲器

6.2.3 可擦除可編程隻讀存儲器

6.2.4 可電擦可編程隻讀存儲器

6.2.5 快閃存儲器

6.3 存儲器容量擴展

6.4 大規模可編程邏輯器件

6.4.1 可編程陣列邏輯器件

6.4.2 通用可編程陣列邏輯器件

6.4.3 復雜的可編程邏輯器件

6.4.4 現場可編程門陣列器件

第7章 脈衝波形的產生與整形

7.1 單穩態觸發器

7.1.1 用門電路組成的單穩態觸發器

7.1.2 集成單穩態觸發器

7.2 施密特觸發器

7.2.1 用門電路組成的施密特觸發器

7.2.2 施密特觸發器的應用

7.3 多諧振蕩器

7.3.1 用門電路組成的對稱式多諧振蕩器

7.3.2 用施密特觸發器組成的多諧振蕩器

7.3.3 石英晶體振蕩器

7.4 555定時器及應用

7.4.1 555定時器

7.4.2 用555定時器組成的施密特觸發器

7.4.3 用555定時器組成的單穩態觸發器

7.4.4 用555定時器組成的多諧振蕩器

第8章 接口電路設計技術

8.1 接口芯片設計

8.1.1 外部接口電路的設計分析

8.1.2 接口芯片設計

8.2 d／a轉換器

8.2.1 d／a轉換器的基本原理

8.2.2 權電阻網絡d／a轉換器

8.2.3 倒t形電阻網絡d／a轉換器

8.2.4 權電流型d／a轉換器

8.3 a／d轉換器

8.3.1 a／d轉換的基本原理

8.3.2 並聯比較型a／d轉換器

8.3.3 逐次漸近型a／d轉換器

8.3.4 雙積分型a／d轉換器

8.3.5 集成模數轉換器adc0801及其應用

第9章 數字繫統設計技術

9.1 數字繫統設計概述

9.1.1 數字繫統的基本組成

9.1.2 數字繫統的實現方式

9.2 數字繫統設計方法與描述

9.2.1 數字繫統設計方法

9.2.2 數字繫統設計描述

9.3 用asm圖和mds圖設計數字繫統

9.3.1 設計數字繫統的步驟

9.3.2 十字路口交通燈控制繫統的設計

9.3.3 交通燈控制繫統的verilog hdl描述

9.4 控制子繫統的微程序控制器設計

9.4.1 概述

9.4.2 微程序控制器簡單設計

附錄a 74繫列數字集成電路型號功能表

附錄b cmos繫列數字集成電路型號功能表

附錄c 習題訓練與數字繫統課程設計

c.1 定理與卡諾圖化簡

c.2 簡單verilog hdl建模

c.3 組合邏輯電路分析

c.4 組合電路設計

c.5 時序邏輯電路分析

c.6 時序邏輯電路設計

c.7 存儲器與pld設計

c.8 接口電路設計

c.9 數字繫統綜合課程設計

參考文獻