作者以自己近年來在國際期刊上所發表的學術論文為基礎，經過繫統的整理，建立了一套適用於納米級場效應晶體管寄生電容模型的工作機理模型，並提出了一套適用於納米級無結晶體管的結構優化方案。望本書能對有興趣致力於新型納米級場效應晶體管研究的廣大科研工作者有參考作用。

本書是對作者在納米級場效應晶體管領域科研學術成果的繫統性論述，具體內容包括納米級場效應晶體管寄生電容模型、傳統納米級金屬氧化物半導體場效應晶體管機理模型、新興無結型場效應晶體管機理模型以及無結型場效應晶體管的結構優化。在建模的過程中，充分考慮了器件的具體結構和摻雜濃度等參數對器件工作特性的影響，繫統地建立了具有雙柵、圍柵等多柵結構的納米級場效應晶體管的機理模型體繫，並給出了深納米級尺度下新興無結場效應晶體管的優化方案。

本書可供材料、電子、精密儀器等專業科研和工程技術人員參考使用。

第2章  納米級MOSFETs的

  寄生電容模型

2.1  過往亞微米級寄生電容模型回顧

2.1.1 
概述

金屬氧化物半導體場效應晶體管器件的寄生電容在邏輯柵極的轉換延遲中起到關鍵作用，因為對於給定的電流來說，電容決定了柵極在一個能夠開啟(關閉)源漏電流的特定電勢下充放電的速度。金屬氧化物半導體場效應晶體管的電容可以分為兩大類，即本征電容和寄生電容。在這一章中，我們對早期微米尺度下沒有考慮源漏接觸對寄生電容影響的假定下所建立的寄生電容模型作出一個簡潔的概述，並以此作為後續章節的知識背景。

1. 金屬氧化物半導體場效應晶體管的本征電容

金屬氧化物半導體場效應晶體管的本征電容(見圖2.1.1)出現在溝道中的反型層和耗盡層電荷區。金屬氧化物半導體場效應晶體管的柵極電容分成三個區域來考慮：亞閾值區、線性區和飽和區。在亞閾值區，反型層電荷可以忽略不計，當柵極電勢變化時，隻有耗盡電荷需要考慮。因此，源極與漏極之間的本征電容可近似為零，柵極與體硅之間的電容可以通過和的串聯得出，可以表示為

                      (2.1.1)

圖2.1.1  金屬氧化物半導體場效應晶體管本征電容的示意圖

其中為單位面積的耗盡電容。對於高的漏極偏置電壓，表面電勢與溝道靠近漏極一側的耗盡層寬度增大。的平均值略低於溝道靠近源極一側單位面積上的電容值。一旦表面形成反型層溝道，由於反型層電荷的屏蔽作用，柵極與體硅之間將不存在電容耦合現像。所有的柵極電容都是與溝道之間以及與源極、漏子形成的。在電荷片狀模型的框架下，在低漏偏壓時，反型層電荷密度呈線性變化趨勢，並且從源端的
逐漸變化到漏端的。柵極作用下的總反型層電荷為，柵極與晶體管溝道之間的電容可以近似為柵極氧化物所產生的電容，即

                             
(2.1.2)

當已知時，反型層電荷密度沿著溝道呈拋物線形式變化。在溝道截止情況下，，在漏端，，且

                  (2.1.3)

反型層電荷密度函數是關於溝道長度和溝道寬度的函數，對此函數積分可得總的反型層電荷的值為，在飽和區，柵極與溝道間的電容為

                          
(2.1.4)

2. 金屬氧化物半導體場效應晶體管的寄生電容模型發展概述

除了前面討論的本征電容和之外，器件中還存在著寄生電容，即源極或漏極擴散區域與襯底之間的結電容、柵極與源極或漏極區域間(見圖2.1.2)重疊電容。這些電容對於CMOS集成電路的延遲效應產生了顯著的影響。結電容或者擴散電容是由源極或者漏極與摻雜的襯底之間的耗盡電荷產生的。當源極或漏極電壓變化時，耗盡電荷相應地增加或者減少。需要注意的是，當金屬氧化物半導體場效應晶體管導通時，溝道與襯底間的耗盡層電容也被考慮作為源極或者漏極的結電容的一部分。它的影響較小，因為短溝道器件溝道部分的被擴散部分大大減少了。對於一個突變的PN結，單位面積上所產生的電容值為

                       (2.1.5)

式中：為耗盡層寬度；為輕摻雜的雜質濃度；為內建電勢；為施加在結上的反向偏置電壓。

這個方程表明：源極或者漏極的結電容是根據電壓變化而變化的。當漏極電壓增大時，隨著耗盡層寬度變寬，結電容隨之變小。由於結電容還隨著溝道摻雜濃度的增大而增大，因此應該避免對漏極與襯底之間所形成的結進行不必要的重摻雜。但是，相反地，如果此處的摻雜濃度過低，會導致多餘的短溝道效應或導致金屬氧化物半導體場效應晶體管的穿通，因此對於納米級金屬氧化物半導體場效應晶體管，這裡的寄生電容存在著和其他工作特性設計上的折中關繫。在版圖裡，擴散與襯底之間的總電容可以簡單地用與擴散面積相乘來表示

                            (2.1.6)

式中：為器件寬度；為擴散寬度。

圖2.1.2  一個金屬氧化物半導體場效應晶體管器件中包含本征電容和寄生電容的

         
示意圖(在源極和漏極的兩個根據偏置電壓的可以為不同的值)

對於一個非接觸擴散來說，擴散寬度理論上可以盡量小至小線寬。在金屬氧化物半導體場效應晶體管中，寄生電容的另一種成分是柵極與漏極之間或柵極與源極之間由於邊緣電場效應所產生的電容。它包含三個部分：直接的重疊部分電容，外側邊緣場電容，內側邊緣場電容，如圖2.1.3所示。表示源極或漏極區域在柵極下方與柵極重疊部分的長度。對於一般的半導體工藝，重疊區域的氧化物厚度大於，這是由於柵極邊緣的重復氧化會導致生成鳥嘴結構。因此應該被解釋為等效重疊長度，而不是器件實際的物理長度。表示多晶硅柵極的高度，表示源極或者漏極的結深度。

圖2.1.3  柵極與擴散層重疊結構的電容

在這一章，我們把重點放在邊緣場效應所引起的寄生電容上。在現代CMOS工藝下，器件基於各種不同的理論在不斷縮小尺寸[75-79]，尤其是高速集成電路，其中各個參數也隨之減小，然而寄生電容卻沒有隨之相應地變小，相反，隨著源極和漏極接觸與柵極之間的距離越來越小，寄生電容有逐漸增大的趨勢。因此對於深亞微米的短溝道金屬氧化物半導體場效應晶體管而言，寄生電容對器件特性產生了重要影響。因此，對寄生電容進行足夠精確的建模分析，從而能夠準確預測其大小，對於評估深亞微米級金屬氧化物半導體場效應晶體管的工作特性是非常重要的，因此寄生電容建模成為現階段的研究熱點之一。現對於寄生電容的建模研究現狀作簡要介紹。首先由Ruehli等學者發明了一個可以計算各種不同形狀電極之間電容值的模擬器[80]。而隨後Sakurai等學者繫統地積累了數值數據，並以此為依據，分析並闡述了寄生電容值對柵極長度，柵極電極層厚度，柵極氧化物厚度的依賴關繫。進而提出了一個包含了柵極長度，柵極電極層厚度和柵極氧化物厚度的隱函數解析模型[81]。雖然Sakurai的模型可以較為準確地估算出大尺寸下金屬氧化物半導體場效應晶體管的寄生電容值，但該模型隻是從經驗上對寄生電容作出描述。模型缺乏明確的物理意義之後，Kamchouchi等學者使用施瓦茲–Christoffe共型映射(Conformal Mapping)方法對大尺寸條件下的金屬氧化物半導體場效應晶體管的寄生電容進行了數學抽像並做出了嚴格的數學推導，由此得出了一個半解析模型，並在此模型中使用了一些數值迭代[11]。之後，Greeneich采用Kamchouchi的方法分析並估算出了寄生電容對各種參數的依賴關繫。對於電路計算來說，需要的是更簡約的模型[84]。Elmasry提出了側壁電容的概念，用來描述側壁與襯底之間的平板電容，在模型中稱它為。他還提出了柵極頂部電容的概念，並稱之為。描述的是柵極表面頂部和源極或漏極擴散區域之間所產生的寄生電容值[8]。隨後，Centner等學者對電容模型做了進一步的研究[9]。這裡需要注意的是，Elmasry假定電場線的作用是平行於側壁表面的，而從實際的物理學角度出發，電場的作用是垂直於表面的。而用於確定垂直於表面的，關於模型
在Shrivastava的研究論文當中[10]被進一步研究和闡述。綜合上述介紹，雖然很多不同精度的寄生電容模型已經被開發，但一個簡潔有效的、並能在器件分析中普遍適用的模型還有所欠缺[82–84]，且上述模型的準確性應該被繫統的驗證。Kunihro Suzuki研究采用二維器件模擬器FLAPS[85]對寄生電容進行了研究並評價了前人建立的模型的精度。在此基礎上，更進一步地，Suzuki以更為準確的邊界條件修正了Shrivastava所提出的模型，在更嚴謹的邊界條件的考慮下提出了一種新的模型並保證了相同的精確度。

2.1.2 
幾種常見的寄生電容模型介紹

在本節中，我們將詳細介紹如Elmasry和Center [8，9]、Shrivastava、Kamchouchi和Suzuki的寄生電容模型。

1. Elmasry與Center模型(EC模型)

圖2.1.4所示是基於體硅的金屬氧化物半導體場效應晶體管的電容成分的幾何示意圖。不同件如圖2.1.4所示。此模型是假定把增加的電容表示為隨距離的變化而變化的平板電容，此電容是指在硅襯底與當前位置之間，沿著柵電極表面的電容，其中位於柵極層側壁的電容成為標記為，而位於柵極頂部的成分標記為。和成分推導如下。

                  (2.1.7)

            (2.1.8)

這裡需要注意的是，Elmasry假定電場線的作用是平行於側壁表面的，側壁電容是假定反比例於x軸方向距離的，這是一種經驗假設，並沒有嚴格的物理學根據。而柵極頂部寄生電容的推導同樣是根據經驗，而沒有嚴謹的物理學根據。隨後，Centner等學者對電容模型做了進一步的研究[9]。盡管如此，從實際的物理學角度出發，電場的作用是垂直於表面的。因此，這種模型存在著理論上的缺陷。

圖2.1.4  基於體硅的金屬氧化物半導體場效應晶體管的電容成分的幾何示意圖

2. Shrivastava模型(S模型)

Shrivastava模型簡稱為S模型，是一個較為簡單的適用於超大規模集成電路金屬氧化物半導體場效應晶體管器件的近似寄生電容模型。該模型將柵極與源極或漏極重疊區域寄生電容的表達式通過共形映射的數學技巧推導出來。所得到的表達式考慮了多晶硅柵極厚度是有限值而非無窮大、源極和漏極的結深度以及柵極氧化物介電常數等參數，並通過采用拉普拉斯方程的數值方法計算出了精確的邊緣場效應引起的重疊柵極和源極或柵極和漏極之間所產生的寄生電容值。 

現就S模型推導的關鍵過程作簡要介紹。如圖2.1.5所示，通過使用共形映射法(詳見附錄A)，通過，平面與原始z平面的映射關繫可以得出

                                 (2.1.9)

式中：，，分別是兩個復平面。

圖2.1.5  S模型中，原始z平面和轉換後平平面的幾何結構

通過(2.1.9)的映射關繫，可以得到平面的橫縱坐標與原始平面的橫縱坐標之間滿足關繫

                       
(2.1.10)

設柵極電壓為，源極電壓或漏極電壓為零，則原始平面的邊界條件可以表示為

                      (2.1.11)

實際上，電勢在區域並不等於，它應該是隨著y的變化從0變換到，由於該區域的邊界條件對於其電場的變化起到決定性作用，沒有正確考慮該部分的邊界條件是此模型假設中存在的一個明顯的錯誤。通過映射，相對應的平面的邊界條件可以表示為

                    (2.1.12)

采用泊松積分法，可以得到平面的電勢分布為

                                    
(2.1.13)

方程(2.1.13)是平面內的二維電勢分布函數，利用映射關繫，將式(2.1.10)代入式(2.1.13)，即可得到對應的原始平面內的二維電勢分布函數為

                   (2.1.14)

知道了電勢分布函數，我們可以通過微分的方式求得柵極與絕緣層介質界面上的界面電場強度值，再根據高斯定理對界面作關於y方向從到的積分，便可以得到沿柵極側壁方向的淨電荷量Q為

          (2.1.15)

利用電容、電荷量和電勢之間的關繫，很容易得出相應的側壁電容為

                   (2.1.16)

此模型還可以采用下面的方法簡單得出，即假設電場線是圓形分布，在點的有效長度為。由此可得為

                (2.1.17)

方程(2.1.17)是與式(2.1.16)相同的表達式。因此，Shrivastava的模型是基於電場線近似成圓形分布而推導出的。由於Shrivastava隻是提出了模型，總的寄生電容還需要將不同的模型考慮進去，因此，我們把模型中的模型也加進來，統稱為模型。

3. Kamchouchi 模型

Kamchouchi等學者在嚴格邊界條件下解決了相關問題。新的模型是對有限厚度的電極導致的邊緣電容的修正。此修正被分為三個獨立的部分：電極厚度部分、電極的較低的邊緣部分、電極的底部。前兩部分的表達式可以很容易地推導出來，第三部分電容也可以通過等價的簡單函數推導得出，即有

                     (2.1.18)

這裡

                 (2.1.19)

                       
(2.1.20)

為推導過程產生的參數，且頂部電容為

          (2.1.21)

進一步分析表面，此寄生電容模型還包含了圖2.1.4所示的柵極底部邊緣的電容，即有

                      (2.1.22)

這裡可從下面的方程式裡得出

        (2.1.23)

方程(2.1.23)是關於a和u的隱函數關繫方程，這裡

                      (2.1.24)

為含有u和a的中間變量。Greeneich使用Kamchouchi的模型計算了寄生電容的大小與器件各參數之間的關繫。表達式(2.1.22)的模型在求參數時，需要通過式(2.1.24)中的迭代方法，這樣電路模擬參數提取時過於復雜，物理上也不夠直觀。另外，式(2.1.22)中的會影響本征電容，我們不能用以往的方法簡單地給出本征電容，同時，Kamchouchi的模型並沒有給出是如何求出的。

4. Suzuki模型

Suzuki模型是在上述模型的基礎上所作的改進。該模型考慮了方程(2.1.10)中相同的從原始平面到平面的共形映射變換，但在此基礎之上修正了之前模型所采用的錯誤邊界條件，即在平面下所使用邊界條件為

(當時)

              (2.1.25)

這種邊界條件假定電勢在氧化層內部線性變化，比起之前沒有考慮氧化層內部的電勢變化是一種明顯的改進。基於z平面的這種邊界條件假定，再利用之前模型的共形映射變換，得到了相應的平面相應的邊界條件也隨之修正為

             (2.1.26)

同樣使用泊松積分可以得到基於式(2.1.26)邊界條件下的平面的二維電勢分布函數為

       (2.1.27)

再通過式(2.1.10)的映射關繫，得到z平面內的二維電勢分布函數為

       (2.1.28)

根據柵極側壁電荷的積分公式，將式(2.1.28)代入即可得到柵極側壁的電荷量為

        (2.1.29)

因此，柵極側壁電容值可以表示為

                 (2.1.30)

式(2.1.26)中的參數與式(2.1.30)相同。假設柵極頂部表面電場分布如圖2.1.4所示，考慮的軌跡以為原點，以為半徑畫圓，接著畫另一個以為原點，以為半徑的圓，則電場的長度為

                  (2.1.31)

相應的電容為

     (2.1.32)

基於式(2.1.30)和式(2.1.32)，容易推導出總的寄生電容值為

               (2.1.33)

式中：是本征電容，表達式為

                         
(2.1.34)

圖2.1.6所示曲線顯示出電容與柵極長度的關繫，我們假設器件長度是11m，從式(2.1.34)可以得出，隨著柵極長度的減小而降低。而寄生電容的變化基本與柵極長度的變化無關。

圖2.1.6  EC模型、S模型、K模型和Suzuki模型所計算出的總電容隨柵極長度變化的曲線

圖2.1.7所示給出了EC模型、S模型、K模型和Suzuki模型所計算出的之間的比較，表明柵極頂部電容與柵極長度之間的關繫，從圖2.1.7中可以明顯看出，各個模型之間對的預測上存在著較大的差異，這說明上述模型在抽像近似過程中沒有保留足夠信息，模型的建立需要更為深入的研究。產生這些問題是由於所采用的經驗公式缺乏嚴格的數學推導或因邊界條件的近似缺乏合理性而導致的。

圖2.1.8所示為EC模型、S模型、K模型和Suzuki模型所計算出的柵極側壁電容與柵電極層厚度的關繫曲線。從圖2.1.8可以看出，四種模型有著共同的變化趨勢，即柵極側壁電容隨著柵極厚度的增大而增大，但增大趨勢隨著柵極層厚度的增加有所減緩。從圖2.1.8中還可以看出，EC模型的計算值總是大於其他模型的計算值。而K的模型與Suzuki的模型計算結果較為接近。S的模型的計算值是所有模型計算值裡小的。從四種模型中都可以看出，當柵電極厚度減小至50nm以下時，柵極側壁電容會隨著柵電極厚度的減小而迅速減小。

圖2.1.9所示給出了EC模型、S模型、K模型和Suzuki模型所計算出的柵極頂部電容與柵電極厚度之間的函數關繫。在EC模型、S模型和Suzuki模型中，柵極頂部電容是隨著柵電極厚度的增加而減小的；而EC模型和S的模型的計算值非常接近，且都遠大於Suzuki的模型值。它們都能夠反映出柵極頂部電容值隨柵電極厚度變小而明顯增大的趨勢。而在K模型中則沒有體現出柵極頂部電容值隨著柵電極厚度的變化出現明顯變化的這一趨勢。

圖2.1.7  EC模型、S模型、K模型和Suzuki模型所計算出的柵極頂部電容隨柵極長度的曲線

圖2.1.8  EC模型、S模型、K模型和Suzuki模型所計算出的

 柵極側壁電容與柵極層厚度的關繫曲線

圖2.1.9  EC模型、S模型、K模型和Suzuki模型所計算出的

 柵極頂部電容與柵電極厚度之間的函數關繫

圖2.1.10所示表明了EC模型、S模型、K模型和Suzuki模型所計算出的柵極側壁電容的大小與柵極氧化物厚度的關繫。從圖2.1.10中可以明顯看出，EC模型的計算值要遠大於其他三個模型的值。雖然在電容值上有所差異，但可以看出，每個模型所反映出的側壁電容隨柵極氧化物厚度的增大而減小的這一趨勢是一致的，且除了EC模型以外，其他三個模型的計算值相差不大。

Suzuki的寄生電容模型是建立在微米級金屬氧化物半導體場效應晶體管器件尺寸的基礎之上的。金屬線經過晶體管，電容電極的位置與柵極的距離在深亞微米甚至納米級，情況變得更加復雜，電場的分布與前面的分析相比有了很大的不同。在這些復雜情況下，側壁電容的值沒有發生明顯變化，因為隻有側壁的底部對總的側壁電容產生影響，且柵電極底部與襯底的距離遠遠小於離它近的環形電極的距離，即使是在超大規模集成電路中。然後，頂部電容在某些情況下卻會發生明顯的變化。按照我們模型推導，中電場長的寬度為，因此當柵極與離它近的電極之間的距離遠大於這個值時，Suzuki模型應該是準確的。如果電極間的距離接近或者小於這個值，模型就需要被修正。不過，更多的關於環形電極結構的細節的分析超出了本章的討論範圍。

圖2.1.10  側壁電容與柵極氧化物厚度的關繫