了得網工業技術_Verilog HDL數字設計與綜合（第二版）

內容簡介

本書從用戶的角度全面闡述了Verilog HDL語言的重要細節和基本設計方法，並詳細介紹了Verilog 2001版的主要改進部分。本書重點關注如何應用Verilog語言進行數字電路和繫統的設計和驗證，而不僅僅講解語法。全書從基本概念講起，並逐漸過渡到編程語言接口以及邏輯綜合等高級主題。書中的內容全部符合Verilog HDL IEEE 1364-2001標準。
本書適合電子、計算機、自動控制等專業的學習數字電路設計的大學本科高年級學生閱讀，也適合數字繫統設計工程師和已具有多年Verilog設計工作經驗的資深工程師參考。

作者簡介

Samir Palnitkar目前是美國Jambo Systems公司總裁。Jambo Systems公司是一流的專用集成電路(ASIC)設計和驗證服務公司，專門從事高級微處理器、網絡和通信芯片的設計服務。Palnitkar先生曾創辦一繫列小型的高科技公司。他是Integrated Intellectual Property公司的創辦人

部分 Verilog 基礎知識
第1章 Verilog HDL數字設計綜述
1.1 數字電路CAD技術的發展歷史
1.2 硬件描述語言的出現
1.3 典型設計流程
1.4 硬件描述語言的意義
1.5 Verilog HDL的優點
1.6 硬件描述語言的發展趨勢
第2章層次建模的概念
2.1 設計方法學
2.2 四位脈動進位計數器
2.3 模塊
2.4 模塊實例
2.5 邏輯仿真的構成部分 Verilog 基礎知識
第1章 Verilog HDL數字設計綜述
1.1 數字電路CAD技術的發展歷史
1.2 硬件描述語言的出現
1.3 典型設計流程
1.4 硬件描述語言的意義
1.5 Verilog HDL的優點
1.6 硬件描述語言的發展趨勢
第2章層次建模的概念
2.1 設計方法學
2.2 四位脈動進位計數器
2.3 模塊
2.4 模塊實例
2.5 邏輯仿真的構成
2.6 舉例
2.7 小結
2.8 習題
第3章基本概念
3.1 詞法約定
3.2 數據類型
3.3 繫統任務和編譯指令
3.4 小結
3.5 習題
第4章模塊和端口
4.1 模塊
4.2 端口
4.3 層次命名
4.4 小結
4.5 習題
第5章門級建模
5.1 門的類型
5.2 門延遲
5.3 小結
5.4 習題
第6章數據流建模
6.1 連續賦值語句
6.2 延遲
6.3 表達式、操作符和操作數
6.4 操作符類型
6.5 舉例
6.6 小結
6.7 習題
第7章行為級建模
7.1 結構化過程語句
7.2 過程賦值語句
7.3 時序控制
7.4 條件語句
7.5 多路分支語句
7.6 循環語句
7.7 順序塊和並行塊
7.8 生成塊
7.9 舉例
7.10 小結
7.11 習題
第8章任務和函數
8.1 任務和函數的區別
8.2 任務
8.3 函數
8.4 小結
8.5 習題
第9章實用建模技術
9.1 過程連續賦值
9.2 改寫參數
9.3 條件編譯和執行
9.4 時間尺度
……
第二部分 Verilog高級主題
第三部分附錄
參考文獻
譯者後記

在線試讀

部分 Verilog 基礎知識
第2章層次建模的概念
在詳細地討論Veril09語言之前，我們首先需要理解數字電路設計中基本的層次建模概念。隻有掌握了正確的設計方法學，纔能使用Verilog HDL進行高效的設計。在本章中，我們對典型的設計方法學進行討論，並說明如何在Veril09設計中體現這些概念。數字電路的仿真由多個部分組成，下面我們對這些組成部分及其相互之間的關繫進行討論。
學習目標
·理解數字電路設計中的自底向上和自頂向下設計方法。
·解釋Veril09中模塊和模塊實例之間的區別。
·學習從4種不同的抽像角度來描述同一個模塊。
·解釋數字電路仿真中的各個組成部分，定義激勵塊和功能塊，說明兩種使用激勵進行仿真的方法。
2.1設計方法學
數字電路設計中有兩種基本的設計方法：自底向上和自頂向下設計方法。在自頂向下設計方法中，我們首先定義頂層功能塊，進而分析需要哪些構成頂層模塊的必要的子模塊；然後進一步對各個子模塊進行分解，直到達到無法進一步分解的底層功能塊。圖2.1顯示了這種方法的設計過程。
圖2.1 自頂向下設計方法學
在自底向上設計方法中，我們首先對現有的功能塊進行分析，然後使用這些模塊來搭建規模大一些的功能塊，如此繼續直至頂層模塊。圖2.2顯示了這種方法的設計過程。
在典型的設計中，這兩種方法是混合使用的。設計人員首先根據電路的體繫結構定義頂層模塊。邏輯設計者確定如何根據功能將整個設計劃分為子模塊；與此同時，電路設計者對底層功能塊電路進行優化設計，並進一步使用這些底層模塊來搭建其高層模塊。兩者的工作按相反的方向獨立地進行，直至在某一中間點會合。這時，電路設計者已經使用開關級原語創建了一個底層功能塊庫，而邏輯設計者也通過使用自頂向下的方法將整個設計分解為構成的結構描述。
……

商品搜索

商品分类

【醫學】

【各大出版社】