第1章邏輯代數基礎

1.1邏輯代數概述

1.1.1邏輯變量和邏輯函數

1.1.2基本邏輯運算

1.1.3常用的復合邏輯運算

1.1.4邏輯圖

1.2邏輯代數的基本定理

1.2.1基本公式

1.2.2其他常用邏輯恆等式

1.2.3基本邏輯定理

1.3邏輯函數的標準表達式和卡諾圖

1.3.1邏輯函數的兩種標準表達形式

1.3.2兩種邏輯函數標準表達式之間的相互關繫

1.3.3將邏輯函數按照標準形式展開

1.3.4邏輯函數的卡諾圖表示

1.4邏輯函數的化簡

1.4.1代數法化簡

1.4.2卡諾圖化簡法

1.4.3利用卡諾圖運算來進行邏輯化簡

1.4.4不完全確定的邏輯函數的化簡

1.4.5使用異或函數的卡諾圖化簡

1.4.6多輸出邏輯函數的化簡

1.4.7影射變量卡諾圖

1.4.8邏輯函數的計算機化簡

本章概要

思考題和習題

第2章組合邏輯電路

2.1組合邏輯電路分析

2.1.1組合邏輯電路分析的一般過程

2.1.2常用的組合邏輯電路模塊分析

2.2組合邏輯電路設計

2.2.1組合邏輯電路設計的一般過程

2.2.2應用組合邏輯電路模塊構成組合電路

2.2.3數字運算電路設計

2.3數字集成電路的電氣特性

2.3.1門電路的電壓傳輸特性

2.3.2數字集成電路的靜態特性

2.3.3數字集成電路的動態特性

2.3.4三態輸出電路和開路輸出電路

2.4組合邏輯電路中的競爭—冒險

2.4.1競爭—冒險現像及其成因

2.4.2檢查競爭—目險現像的方法

2.4.3消除競爭—冒險現像的方法

本章概要

思考題和習題

第3章觸發器及其基本應用電路

3.1觸發器的基本邏輯類型及其狀態的描寫

3.1.1RS觸發器

3.1.2JK觸發器

3.1.3D觸發器

3.1.4T觸發器

3.1.54種觸發器的相互轉換

3.2觸發器的電路結構與工作原理

3.2.1D鎖存器

3.2.2主從觸發器

3.2.3邊沿觸發器

3.2.4邊沿觸發器的動態特性

3.3觸發器的基本應用

3.3.1簡單計數器

3.3.2寄存器

本章概要

思考題和習題

第4章同步時序電路

4.1時序電路的描述

4.1.1兩種基本模型

4.1.2狀態轉換圖和狀態轉換表

4.1.3兩種基本模型的相互轉換

4.2同步時序電路的分析

4.2.1同步時序電路分析的一般過程

4.2.2常用同步時序電路分析

4.3同步時序電路的設計

4.3.1同步時序電路設計的一般過程

4.3.2帶有冗餘狀態的同步時序電路設計

4.3.3用算法狀態機方法設計同步時序電路

4.3.4同步時序電路設計中的狀態分配問題

4.4時序電路的狀態化簡

4.4.1完全描述狀態表的等價與化簡

4.4.2不完全描述狀態表的化簡

4.5同步時序電路繫統中的一些實際問題

4.5.1電路延時的影響

4.5.2時鐘信號的驅動問題

本章概要

思考題和習題

第5章異步時序電路

5.1基本型異步時序電路的分析

5.1.1基本型異步時序電路的結構及其描述

5.1.2基本型異步時序電路的一般分析過程

5.2基本型異步時序電路中的競爭與冒險

5.2.1臨界競爭與非臨界競爭

5.2.2臨界競爭的判別

5.2.3臨界競爭的消除

5.2.4基本型異步時序電路中的冒險

5.3基本型異步時序電路設計

5.4脈衝型異步時序電路的分析與設計

5.4.1脈衝型異步時序電路的分析

5.4.2脈衝型異步時序電路的設計

本章概要

思考題和習題

第6章可編程邏輯器件與數字繫統設計初步

6.1可編程邏輯器件的基本結構

6.1.1基於乘積項的可編程邏輯器件

6.1.2基於查找表的可編程邏輯器件

6.1.3可編程邏輯器件中的“熔絲”

6.1.4可編程邏輯器件的編程過程

6.2數字繫統設計初步

6.2.1數字繫統

6.2.2數字繫統設計的一般過程

6.2.3用可編程邏輯器件進行數字繫統設計

本章概要

思考題和習題

附錄

附錄1數制與代碼

附錄2《電器圖用圖形符號——二進制》（GB4728.12—85）簡介

附錄3二極管、晶體管與場效應管的開關特性

附錄4集成邏輯門電路的內部結構簡介

附錄5VHDL的對像、運算符和關鍵字

參考文獻