內容簡介
本書從用戶的角度全面闡述了VerilogHDL語言的重要細節和基本設計方法,並詳細介紹了Verilog2001版的主要改進部分。本書重點關注如何應用Verilog語言進行數字電路和繫統的設計和驗證,而不僅僅講解語法。全書從基本概念講起,並逐漸過渡到編程語言接口以及邏輯綜合等高級主題。書中的內容全部符合Verilog HDL IEEE 1364-2001標準。本書適合電子、計算機、自動控制等專業的學習數字電路設計的大學本科高年級學生閱讀,也適合數字繫統設計工程師和已具有多年Verilog設計工作經驗的資深工程師參考。