了得網計算機/網絡_Altium Designer實用寶典—

編輯推薦

Altium Designer改進了FPGA的JTAG功能，無須從物理PCB上訪問管腳即可動態研究器件上的管腳狀態。JTAG邊界掃描可透明地監控器件上的信號狀態，當Altium Designer繫統連接到合適的開發板（如Altium獨立於器件的NanoBoard，或具有JTAG接口器件的原型板或產品板）時，內置的實時JTAG瀏覽器可方便地查看所有JTAG器件上的管腳狀態。
本書作為一本從入門級逐漸提高到熟練水平的教程，較為詳細地介紹了AltiumDesigner繫統設計FPGA項目的方法，以及軟件的安裝方法和參數配置方法。作者盡量以實際設計為例，從不同方面講解：FPGA的設計方法，同時書中也詳細地介紹了AltiumDesigner虛擬儀器的使用方法，為用戶開發設計FPGA提供了方便。

內容簡介

本書以Mtium Designer為開發平臺，以實際設計實例為線索，從多個角度詳細地介紹了在Altium Designer繫統中設計FPGA項目的方法和步驟。書中以NanoBoard-NB1發器為基礎，詳細地介紹了FPGA項目和嵌入式繫統項目從設計到目標板實現的完整開發過程，以及NanoBoard—NB1開發器和繫統中虛擬儀器的使用方法。本書配套光盤為Mtium公司授權的Mtium Designer軟件*試用版、培訓視頻教程和部分參考資料。
本書可作為大專院校電子類、計算機類、自動化類、機電類專業的教材或教學參考書，也可供數字電子電路設計人員和大規模集成電路設計工程師參考。

第1章可編程邏輯器件基礎
1.1 FPGA的基本結構
1.2 Altera公司FPGA簡介
1.2.1 Cyclone繫列FPGA簡介
1.2.2 Stratix繫列FPGA簡介
1.2.3 Stratix GX繫列FPGA簡介
1.3 xilinx公司FPGA簡介
1.3.1 Virrtex—II繫列FPGA基本架構
1.3.2 Spatlan—IIE繫列FPGA基本架構
第2章 Altium Designor的安裝和激活
2.1 Altium Designer FPGA功能簡介
2.2 Altium Designer FPGA開發的主要特點
2.3 Altium Designer的組成
2.3.1基礎部分組成第1章可編程邏輯器件基礎
1.1 FPGA的基本結構
1.2 Altera公司FPGA簡介
1.2.1 Cyclone繫列FPGA簡介
1.2.2 Stratix繫列FPGA簡介
1.2.3 Stratix GX繫列FPGA簡介
1.3 xilinx公司FPGA簡介
1.3.1 Virrtex—II繫列FPGA基本架構
1.3.2 Spatlan—IIE繫列FPGA基本架構
第2章 Altium Designor的安裝和激活
2.1 Altium Designer FPGA功能簡介
2.2 Altium Designer FPGA開發的主要特點
2.3 Altium Designer的組成
2.3.1基礎部分組成
2.3.2 板卡設計部分組成
2.3.3 嵌入式智能設計部分組成
2.4 Altium Designer運行環境繫統配置要求
2.5 Altium Designer的安裝方法
2.6 Altium Designer的啟動方法
2.7 單機版Altium Designer的激活
2.7.1 通過網絡申請單機版License
2.7.2 通過E-Mail申請單機版License
2.7.3 加載單機版License
2.8 網絡版Altium Designer的激活
2.8.1 安裝網絡許可服務器
2.8.2 停止和運行網絡許可服務器
2.8.3 網絡許可服務器的初始化
2.8.4 申請網絡版License
2.8.5 加載網絡版License
2.8.6 設置網絡版用戶軟件
第3章配置Altium Designor
3.1 Altium Designer初始界面
3.1.1 初始界面菜單簡介
3.1.2 初始界面Home窗口簡介
3.1.3 工作面板標簽
3.2 繫統參數設置
3.2.1 繫統常規參數（System-General）設置
3.2.2 繫統顯示參數（System-View）設置
3.2.3 繫統升級參數（System-Alfium Web Update）設置
3.2.4 繫統浮動視窗透明度參數（System—Transparency）設置
3.2.5 繫統導航參數（System—Navigation）設置
3.2.6 繫統自動備份參數（System-Backup）設置
3.2.7 繫統項目面板（System-Projects Panel）設置
3.2.8 繫統文件類型參數（System—Hie Types）設置
3.2.9 繫統新創建文檔默認參數（System—New Document Defaults）設置
3.2.10 繫統文件鎖定參數（System—Hie Locking）設置
3.2.11 繫統已加載的庫文件參數（System-Installed Libraries）設置
3.2.12 腳本繫統參數（System-Scripting System）設置
3.3 FPGA設計參數設置
3.3.1 FPGA常規參數（FPGA.General）設置
3.3.2 FPGA仿真編譯器參數（FPGA-Simulation Compiler）設置
3.3.3 FPGA仿真調試器參數（FPGA—Simulation Debugger）設置
3.3.4 FPGA綜合參數（FPGA—Synthesis）設置
3.3.5 FPGA硬件設備顯示參數（FPGA—Devices View）設置
3.4 版本控制參數（Version Control）設置
3.4.1 版本控制常規參數（Version Control-General）設置
3.4.2 版本控制本地履歷參數（Version Contro1-Local History）設置
3.4.3 版本控制SVN Libraries參數（Version Control—SVN Libraries）設置
3.5 仿真波形參數設置
第4章 FPGA設計實例
4.1 創建FPGA項目
4.1.1 從【Fies】面板中創建FPGA項目
4.1.2 從主頁（Home）中創建FPGA項目
4.1.3 從主菜單中創建FPGA項目
4.2 VHDL語言電路實例
4.2.1 為項目添加VHDL文件
4.2.2 編輯VHDL文件
4.2.3 根據VHDL文件創建件符號
4.2.4 為新創建的件命名
4.2.5 為項目添加原理圖文件
4.2.6 件的放置方法
4.3 FPGA項目設計實例
4.3.1 創建項目
4.3.2 為項目添加已有文件
4.3.3 BCD計數器項目文件內容
4.3.4 創建項目的V件庫
4.3.5 編譯庫文件
4.3.6 創件庫
4.3.7 編輯項目原理圖
4.3.8 根據VHDL創建圖紙符號
4.3.9 放置導線、總線和網絡標簽
4.4 創建VHDL測試平臺
4.4.1 創建項目的VHDL程序
4.4.2 創建VHDL測試平臺
4.5 設計項目仿真
4.5.1 仿真參數設置
4.5.2 仿真初始化
4.5.3設置斷點
4.5.4 運行仿真
第5章原理圖符號設計FPGA項目
5.1 創建FPGA項目
5.2 為項目添加原理圖文件
5.3件庫
5.4件
5.5 放置輸入／輸出端口
5.6件及布局
5.7 放置導線
5.8 編輯原理圖符號的管腳屬性
5.9 放置總線（Bus）與總線入口（Bus Entry）
5.9.1 放置總線（Bus）
5.9.2 設置總線屬性
5.9.3 放置總線入口
5.9.4 設置總線入口屬性
5.10 放置網絡標號（Net Label）與設置網絡標號屬性
5.10.1 放置網絡標號
5.10.2 設置網絡標號屬性
5.11 自件
5.12 創建項目的VHDL文件
5.13 創建項目測試平臺
5.14 項目仿真
第6章 Altlum Designor FPGA設計資源
6.1 算術函數（Arithmetic Function）
6.1.1 算術函數命名規則
6.1.2 瀏覽算件
6.2 緩衝器（Buffer）
6.3 總線接口（Bus Joiner）
6.3.1 總線接口命名規則
6.3.2 總線接口的功能
6.4 時鐘信號分頻器（Clock Divider）
6.5 數字時鐘管理器（Clock Manager）
6.6 比較器（Comparator）
6.7 計數器（Counter）
6.8 處理器內核（PTocessor core）
6.9 NanoBoard連接端口
6.10 設計實例
第7章管腳約束文件和配置
7.1 創建約束文件
7.2 約束文件的語法結構
7.2.1 語法結構
7.2.2 常用標識符簡介
7.2.3 約束文件實例
7.3 編輯新的約束文件
7.3.1 指定器件約束
7.3.2 指定端口約束
7.3.3 指定端口管腳
7.4 自動導入項目的端口約束
7.5 導入FPGA管腳約束文件
7.6 信號約束
7.7 FPGA的管腳配置
7.7.1 為項目添加已有的約束文件
7.7.2 建立項目的管腳配置
第8章 NanoBoard—NB1開發器
8.1 NanoBoard開發器簡介
8.1.1 NanoBoard-NB1簡介
8.1.2 Desktop NanoBoard
8.2 NanoBoard—NB1開發器標準配置
8.3 NanoBoard—NB1開發器主要接口
8.4 升級NanoBoards—NBl驅動軟件
8.5 獨立配置
8.6 NanoBoards—NB1開發器測試
8.6.1 NanoBoard RAM測試
8.6.2 Altium Designer控制NanoBoards—NB1的方法
8.6.3 NanoBoards—NB1主要功能測試
8.7 子板
第9章 FPGA綜合布線設計實例
9.1 打開項目
9.2 創建約束文件
9.2.1 為項目添加約束文件
9.2.2 選擇FPGA芯片
9.2.3 添加端口約束
9.2.4 添加信號約束
9.3 添加管腳配置
9.4 項目結構文件
9.5 編譯和綜合
9.5.1 啟動LiveDesign設計環境
9.5.2 設定硬件芯片
9.5.3 第三方開發工具的掛接
9.5.4 編譯項目進程（Compile）
9.5.5 項目綜合進程（Synthesize）
9.6 布局布線進程（Build）
9.6.1 轉換設計【Translate Design】
9.6.2 映射【Map Design Tb FPGA】
9.6.3 布局與布線【Place and Route】
9.6.4 時序分析【Timing Analysis】
9.6.5 創建Bit文件【Make Bit File】
9.7 下載Bit文件
第10章嵌入式繫統設計
10.1 嵌入式繫統簡介
10.1.1 嵌入式繫統的定義
10.1.2 Altium Designer嵌入式繫統設計簡介
10.1.3 Altium Designer嵌入式繫統設計步驟
10.1.4 Altium Designer嵌入式繫統設計基本知識
10.2 創建一個新的FPGA項目
10.3 繪制原理圖
10.3.1件件庫
10.3.2件
10.3.3 放置導線、總線和總線連接器
10.3.4 放置電源端口
10.3件自動標識
10.3.6 放置忽略ERC檢查指示符
10.4 創建嵌入式軟件項目
10.4.1 創建嵌入式軟件項目
10.4.2 編寫c語言程序
10.5 設置嵌入式軟件項目選項參數
10.6 設置項目間的關聯屬性
10.6.1 設置處理器屬性
10.6.2 建立項目關聯體繫
10.7 為項目添加配置
10.8 編譯項目產生的文件簡介
10.9 下載驗證設計
第11章設備控制器和虛擬儀器
11.1 NanoBoard控制器（NanoBoard Controller）
11.1.1 開發器時鐘頻率設置
11.1.2 子板引導程序操作
11.1.3 調用開發器閃存的方法
11.2 硬件設備控制器（Hard：Devices）
11.3 頻率發生器（CLKGEN）
11.3.1 原理圖中放置CLKGEN
11.3.2 頻率發生器控制器
11.4 頻率計數器（FRQCNT2）
11.4.1 原理圖中放置FRQCNT2
11.4.2 頻率計數器控制器
11.5 數字I／O模塊IOB_X
11.5.1 原理圖中放置IOB_X
11.5.2 數字I／O模塊控制器
11.6 邏輯分析儀LAX_X
11.6.1 原理圖中放置LAN_X
11.6.2 邏輯分析儀控制器

在線試讀

第1章可編程邏輯器件基礎
可編程邏輯器件的英文名稱為PLD（Programmable Logic Devices），分為簡單PLD和復雜PLD。簡單PLD分為PROM、PLA、PAL、GAL；復雜PLD分為復雜可編程邏輯器件CPLD（Complex Programmable Logic Device）和現場可編程邏輯門陣列FPGA（Field Programmable Gate Array）。
CPLD和FPGA都具有體繫結構和靈活、集成度高以及適用範圍廣的特點。這兩種器件兼容了簡單PLD和通用門陣列的優點，可實現較大規模的邏輯電路，編程也很靈活。與專用集成電路ASIC（Application Specific Integrated Circuit）相比，具有設計開發周期短、設計制造成本低、開發工具先進、標準產品無須測試、質量穩定以及可實時在線檢驗等優點。
1.1 FPGA的基本結構
FPGA的基本結構由六大部分構成，分別為基本可編程邏輯模塊、可編程輸入／輸出模塊、嵌入式塊RAM、豐富的布線資源、底層嵌入和內嵌專用硬核等。
1.基本可編程邏輯模塊CLB（Configurable Logic Block）
CLB構成了可編程邏輯器件的邏輯組成核心，即中間排成行和列的可編程，可以實現組合邏輯電路和時序邏輯電路，在邏輯模塊裡有實現組合邏輯和件觸發器。
FPGA的基本可編程邏輯模塊是由查找表（LUT，Look Up Table）和寄存器（Register）組成的，查找表一般完成純組合邏輯功能。FPGA內部寄存器可配置為帶同步／異步復位和置位、時鐘使能的觸發器（FF，Flip Flop），也可以配置成為鎖存器（Latch）。FPGA一般依賴寄存器完成同步時序邏輯設計。一般來說，比較經典的基本可編程模塊的配置是一個寄存器加一個查找表，但不同廠商的寄存器和查找表的內部結構有一定的差異，而且寄存器和查找表的組合模式也不同。
學習底層的LUT和Register比率的一個重要意義在於器件選型和規模估算。由於FPGA內部除了基本可編程外，還有嵌入式的RAM、PLL（或者是DLL）、專用的Hard IP Core等，這些模塊也能等效出一定規模的繫統門，所以簡單而科學的方法是用器件的Register或LUT的數量衡量。
……

商品搜索

商品分类

【醫學】

【各大出版社】