本書繫統地對Vefilog
HDL語法和程序設計進行了介紹,明確了數字可綜合邏輯設計和測試仿真程序設計在VetilogHDL語言中的不同,通過對典型的組合邏輯電路、時序邏輯電路和測試程序的設計舉例,較為完整地說明了
VefilogHDL語言在數字集成電路中的使用方法。 全書共8章,主要內容包括硬件描述語言和Venlog HDL概述, Vefilog
HDL的基本語法,Vetilog HDL程序設計語句和描述方式,Venlog HDL對組合邏輯和時序邏輯的設計和舉例,Vedlog
HDL集成電路測試程序和測試方法,較為復雜的數字電路和繫統的設計例,數字集成電路中 Vefilog
HDL的EDA工具和使用,以及對Venlog HDL發展的分析等。
本書可作為電子信息類相關專業本科生和研究生的教材,也可作為數字集成電路設計工程師的參考書。