周清軍著的《嵌入式RAM的優化設計及前後端關
鍵技術研究/西安培華學院學術文庫》以實際項目為基
礎，結合作者對數字集成電路的理解並吸取嵌入式
RAM的最新研究成果，給出大量的實例，主要針對嵌
入式RAM的前端優化設計及後端關鍵技術進行分析講
解。主要內容是嵌入式RAM的高成品率優化設計、低
功耗優化設計及芯片工藝封裝技術，書中使用的優化
方法應用於項目開發中，已成功流片，並通過了測試
。本書編寫深入淺出，具有較強的實用性，關於工藝
、封裝等部分的編寫較為基礎，部分優化設計方法具
有一定指導意義和參考價值。
本書可供數字IC設計人員參考使用，也可作為高
等院校微電子相關專業本科生或研究生的實踐教材。

第一章 緒論
1.1 集成電路產業的特點
1.2 發達**和地區集成電路發展的幾種模式
1.3 中國集成電路的發展
1.4 SOC的重要性
1.5 嵌入式SRAM在SOC設計中的地位和作用
1.6 SOC設計的關鍵技術
第二章 芯片測試技術
2.1 測試的概念及意義
2.2 芯片故障及其模型
2.3 芯片的失效分析
2.4 可測性設計技術
2.5 SOC芯片對測試的要求
2.6 驗證測試面臨的挑戰
2.7 本章小結
第三章 嵌入式RAM的前端高成品率優化設計
3.1 存儲器成品率的重要性
3.2 RAM的故障模型
3.3 嵌入式存儲器測試算法分析
3.4 MARCH算法綜述
3.5 SRAM的高成品率優化方法
3.6 本章小結
第四章 嵌入式RAM的前端低功耗優化設計
4.1 低功耗技術
4.2 動態功耗估計方法
4.3 靜態功耗估計方法
4.4 SRAM的低功耗優化設計
4.5 本章小結
第五章 優化的RAM在SOC中的應用
5.1 SOC總體構架
5.2 驗證方法
5.3 Onespin模型驗證
5.4 ModelSim仿真驗證
5.5 軟硬件協同驗證
5.6 Pad控制邏輯設計
5.7 綜合處理與後端流程
5.8 本章小結
第六章 sOC芯片的可測性設計
6.1 SOC測試面臨的挑戰
6.2 SOC芯片測試結構
6.3 SOC測試訪問機制
6.4 SOC可測性設計實例
6.5 本章小結
第七章 嵌入式RAM的測試技術
7.1 嵌入式RAM的可測性設計技術
7.2 測試向量生成
7.3 SRAM的測試結果及分析
7.4 本章小結
第八章 半導體後端工藝技術
8.1 晶圓的制備
8.2 高溫工藝及摻雜技術
8.3 薄膜生長技術
8.4 光刻和刻蝕工藝
8.5 金屬化
8.6 雙極型和CMOS集成電路工藝集成
第九章 芯片後端封裝技術
9.1 微電子封裝的類型
9.2 封裝結構與材料
9.3 封裝的基本流程
9.4 混合集成電路封裝技術
參考文獻