●序言一
序言二
前言
章集成電路設計與HDL / 1
1.1集成電路設計基礎 / 1
1.1.1集成電路的概念 / 1
1.1.2IC設計的本質 / 5
1.1.3IC設計流程 / 9
1.2Verilog HDL快速入門 / 16
1.2.1Verilog HDL簡介 / 16
1.2.2Verilog的表達能力 / 17
1.2.3個Verilog程序：通用加法器 / 18
1.2.4第二個Verilog程序：多路選擇器與運算操作 / 20
1.2.5第三個Verilog程序：D觸發器和多路延遲 / 27
1.2.6第四個Verilog程序：function與時序電路組合 / 34
1.2.7第五個Verilog程序：有限狀態機 / 47
1.2.8第六個Verilog程序：寫testbench / 64
1.2.9第七個Verilog程序：SPI總線 / 85
1.2.10第八個Verilog程序：異步UART / 92
1.2.11一些有用的Verilog程序 / 99
1.2.12Verilog不同版本的差異 / 108
1.2.13Verilog語法小結 / 108
1.3復雜邏輯模塊的設計 / 110
1.3.1結構化的設計 / 110
1.3.2數據流的設計 / 114
1.3.3控制流的設計 / 132
1.3.4重要接口部件的設計 / 135
1.4數的表示與基本運算 / 144
1.4.1數的表示方法 / 145
1.4.2定點數的計算規則 / 149
1.4.3定點計算舉例 / 149
1.4.4定點數的移位規則 / 152
1.5Verilog HDL編程規範 / 155
1.5.1文檔規範 / 156
1.5.2編程規範 / 156
1.5.3文件頭定義格式 / 156
1.5.4格式規則 / 157
1.5.5命名規則 / 157
1.5.6整體編碼規則 / 158
1.5.7全局信號編碼規則 / 166
1.5.8模塊編碼規則 / 166
1.5.9可綜合性設計 / 167
1.5.10可重用設計 / 168
1.5.11編程規範小結 / 168
1.6HDL電路設計技巧 / 168
1.6.1芯片設計的核心目標 / 168
1.6.2如何提高電路運行速度 / 170
1.6.3如何降低電路規模（使用面積） / 173
1.6.4如何優化時序 / 187
總結 / 194
第2章FPGA設計與進階 / 195
2.1FPGA簡介 / 196
2.1.1FPGA功能強大的秘密 / 200
2.1.2FPGA具備可編程能力的原因 / 201
2.1.3其他的FPGA / 205
2.1.4FPGA的應用方向 / 205
2.1.5FPGA的設計流程 / 207
2.1.6FPGA的層次提升 / 217
2.2FPGA與ASIC的差異 / 220
2.3FPGA的基本構成 / 221
2.3.1FPGA的RAM資源 / 222
2.3.2DSP資源 / 232
2.3.3PLL資源 / 239
2.3.4I/O引腳資源 / 244
2.4FPGA的調試 / 251
2.4.1在線存儲器內容編輯工具 / 251
2.4.2內嵌邏輯分析儀 / 253
2.4.3虛擬JTAG / 260
2.4.4LogicLock / 267
2.4.5調試設計的指導原則 / 268
2.5FPGA的設計方法 / 269
2.5.1FPGA的設計規範 / 270
2.5.2FPGA的整體結構設計 / 270
2.6FPGA電路的優化 / 285
2.6.1整體優化原則 / 287
2.6.2FPGA優化舉例 / 288
2.7FPGA可綜合的概念 / 290
2.7.1可綜合與不可綜合的歸納 / 291
2.7.2always可綜合的概念 / 292
2.7.3有限狀態機可綜合的概念 / 293
2.7.4可綜合模塊舉例 / 294
2.8FPGA設計的注意事項 / 301
2.8.1外部接口 / 302
2.8.2時鐘電路 / 302
2.8.3復位電路 / 305
2.8.4FPGA的設計規則 / 307
附錄開發流程與應用環境快速搭建 / 310
總結 / 338
第3章通信繫統基礎部件設計 / 339
3.1通信模型的構架 / 340
3.1.1通信電路的組成結構 / 340
3.1.2常見的模塊 / 341
3.2通信繫統的基本算法 / 342
3.3通信繫統芯片設計的基本套路 / 344
3.3.1芯片設計的整體流程 / 345
3.3.2需求類別分析 / 345
3.3.3高速通信芯片的實現方案 / 346
3.3.4中速通信芯片的實現方案 / 347
3.3.5低速通信芯片的實現方案 / 349
3.3.6傳統終端基帶芯片的實現方案 / 350
3.4數字濾波器設計 / 352
3.4.1FIR濾波器的基本概念 / 352
3.4.2FIR濾波器的基本硬件實現 / 354
3.4.3FIR濾波器硬件實現結構概述 / 357
3.4.4基於分布式算法的FIR濾波器 / 366
3.4.5IIR濾波器設計 / 373
3.4.6濾波器設計中的量化問題 / 376
3.4.7數字濾波器的擴展應用——相關 / 385
3.5FFT原理與硬件設計 / 389
3.5.1概述 / 389
3.5.2FFT算法概述 / 392
3.5.3FFT實現面臨的問題 / 396
3.5.4FFT硬件實現方案 / 398
3.5.5適用於WLAN發射機的64點FFT設計 / 404
3.5.6適用於WLAN接收機的64點FFT設計 / 411
3.5.7FFT與FIR的關繫 / 414
3.5.8離散餘弦變換 / 415
3.6CORDIC算法 / 418
3.6.1CORDIC簡介 / 418
3.6.2一個求角度反正切的例子 / 419
3.6.3CORDIC算法原理 / 422
3.6.4CORDIC通用算法原理 / 424
3.6.5CORDIC算法的硬件實現結構 / 426
3.7NCO與DDS / 432
3.7.1NCO與DDS簡介 / 432
3.7.2NCO設計原理 / 432
3.7.3NCO硬件設計 / 434
3.7.4DDS硬件設計 / 435
3.7.5DDS實現通信調制 / 437
3.8數字信號處理的集成案例1：數字中頻 / 439
3.8.1概述 / 439
3.8.2數字下變頻 / 440
3.8.3數字上變頻 / 457
3.8.4數字上下變頻的繫統級設計 / 461
3.8.5數字中頻的各種設計案例 / 468
3.9數字信號處理的集成案例2：FM收音機 / 482
3.9.1FM收音機原理 / 483
3.9.2FM收音機的解調思路 / 485
3.9.3FM的中頻處理 / 486
3.9.4FM單聲道收音機的ESL設計 / 491
3.9.5FM立體聲收音機的硬件實現 / 493
3.9.6FM收音機相關的一些話題 / 499
附錄數字信號處理算法實現的部分技巧 / 505
總結 / 519
第4章通信繫統的信道編解碼 / 520
4.1通信編解碼的基本框架 / 521
4.1.1編碼的基礎知識 / 521
4.1.2編碼的幾個基本概念 / 522
4.1.3信道編碼間的關繫 / 523
4.1.4級聯碼 / 523
4.1.5逼近容量極限的編碼 / 524
4.1.6信道編解碼芯片實現的基本套路 / 525
4.28B/10B編碼與譯碼 / 525
4.2.18B/10B編碼過程 / 526
4.2.28B/10B解碼過程 / 530
4.2.38B/10B編碼與解碼的Verilog實現 / 531
4.3有限域的運算基礎 / 534
4.3.1有限域的基本概念 / 535
4.3.2有限域多項式的運算規則 / 536
4.3.3GF(2)域的多項式運算 / 538
4.3.4適合硬件實現的有限域運算方法 / 539
4.4CRC冗餘校驗碼簡介 / 547
4.4.1CRC算法的基本原理 / 548
4.4.2幾個基本概念 / 549
4.4.3CRC算法實現 / 550
4.5RS碼 / 555
4.5.1RS的編碼算法 / 556
4.5.2RS的譯碼算法 / 560
4.6BCH碼 / 579
4.6.1BCH編碼 / 580
4.6.2BCH譯碼方法簡介 / 582
4.7卷積碼簡介 / 585
4.7.1卷積碼的相關概念 / 585
4.7.2卷積碼編碼通用表述 / 585
4.7.3卷積碼的變形以及特殊處理 / 589
4.7.4卷積碼的譯碼原理 / 590
4.7.5Viterbi譯碼的硬件實現 / 604
4.7.6Viterbi的引申話題 / 606
4.8信道編解碼集成案例 / 609
4.8.1編碼方案 / 609
4.8.2整體編碼流程 / 610
4.8.3硬件方案的整體概述 / 612
4.8.4信道編碼 / 618
4.8.5信道解碼 / 626
4.8.6芯片實現中的幾個關鍵問題 / 634
總結 / 644