![內容虛線](http://img.alicdn.com/imgextra/i4/101450072/TB2uhKJhB0kpuFjSsppXXcGTXXa-101450072.png)
內容簡介
![size="789x11"](http://img.alicdn.com/imgextra/i2/101450072/TB2LvCmhxXkpuFjy0FiXXbUfFXa-101450072.png)
《輕松成為設計高手――Verilog HDL實用精解》主要分為3部分:靠前~3章描述了Verilog HDL語言的基本概念、設計流程、語法與建模方式;第4~6章討論如何合理使用Verilog HDL描述高性能的可綜合電路;第7、8章重點描述了如何編寫測試激勵以及Verilog的仿真原理。另外,第9章對Verilog HDL語言的發展趨勢做了展望。 《輕松成為設計高手――Verilog HDL實用精解》可作為高等院校通信工程、電子工程、計算機、微電子與半導體學等理工專業的教材,也可作為FPGA/CPLD邏輯設計工程師、IC工程師、硬件電路設計工程師的實用工具書。本書由EDA先鋒工作室編著。