內容簡介

VHDL硬件描述語言是數字電路設計者、大規模專用集成電路（ASIC）設計者及電子設計自動化（EDA）工具之間的接口語言，是現代電子設計的基礎語言。
    本書從語法規則和程序結構兩個方面介紹VHDL語言，重點介紹VHDL語言基礎及其程序設計，並介紹了VHDL程序設計實驗上機指導。全書分為兩部分。**部分主要講述VHDL程序設計的相關知識，主要內容包括VHDL的語言基礎、詞法基礎、語法基礎、程序設計基礎、程序設計實踐及用VHDL語言進行集成電路設計等。第2部分按照相關的實驗教學大綱講述VHDL程序設計實驗上機的相關內容。
    本書內容豐富，講解清楚，並力求較強的實踐性和應用性，適合作為高等院校微電子、電子、通信等專業的教材或教學參考書，也可作為數字電路設計人員和大規模集成電路設計人員的工具書......