計算機硬件技術與計算機軟件技術互相制約、互相影響，促進了兩種技術的良性發展，從而使計算機繫統結構呈現出迅速發展的態勢。本書的內容主要涉及計算機體繫結構的概念、結構、機制及發展，既介紹了計算機繫統結構方面已經成熟的技術，也介紹了**外*新的研究成果。

本書作為“十一五”國防特色規劃學科專業教材，在介紹計算機繫統 結構的基本概念、原理、結構和分析方法的基礎上，著重闡述了計算機繫 統的並行化技術、片上多核技術，旨在幫助學生在建立計算機繫統完整概 念的基礎上，充分掌握計算機繫統結構的最新研發思想和技術，了解目前 最新研發技術領域。 本書可作為高等院校計算機專業高年級本科生或研究生的教材，也可 供從事計算機體繫結構設計或嵌入式繫統設計的工程技術人員參考。

第1章 概 述
1.1 計算機繫統結構的基本概念
1.1.1 多級層次結構
1.1.2 繫統結構、組成和實現之間的關繫
1.2 計算機繫統結構的設計方法
1.2.1 計算機繫統的設計原則
1.2.2 計算機繫統的設計思路及步驟
1.3 軟件、應用、器件的影響
1.4 計算機繫統結構的分類
1.5 基於馮·諾依曼計算機模型的指令集分類
1.5.1 CISC體繫結構
1.5.2 RISC體繫結構
1.5.3 CISC和RISC混合體繫結構
1.5.4 EPIC體繫結構
1.6 **的微體繫結構
1.6.1 多核處理器
1.6.2 流處理器
1.6.3 PIM
1.6.4 可重構計算
習題
第2章 流水線技術
2.1 流水線的基本概念
2.1.1 什麼是流水線
2.1.2 流水線的分類
2.2 流水線的性能指標
2.2.1 吞吐率
2.2.2 加速比
2.2.3 效率
2.3 DLX的基本流水線
2.3.1 DLX指令集結構
2.3.2 基本的DLX流水線
2.3.3 DLX流水線各級的操作
2.3.4 DLX流水線處理機的控制
2.4 流水線的相關與衝突
2.4.1 流水線相關
2.4.2 流水線衝突
習題
第3章 指令級並行
3.1 指令級並行的概念
3.2 循環展開
3.2.1 循環展開的原理
3.2.2 循環展開的特點
3.3 動態指令調度
3.3.1 靜態指令調度與動態指令調度
3.3.2 動態指令調度的基本思想
3.3.3 動態指令調度算法：記分板
3.3.4 動態指令調度算法：Tomasulo算法
3.4 動態分支預測
3.4.1 采用分支預測表
3.4.2 采用分支目標緩衝器
3.4.3 基於硬件的推斷執行
3.4.4 **的分支預測技術
習題
第4章 線程級並行
4.1 多線程技術發展背景
4.2 線程概念
4.2.1 用戶級線程
4.2.2 內核級線程
4.2.3 硬件線程
4.3 單線程處理器
4.4 多線程技術概述
4.4.1 阻塞式多線程
4.4.2 交錯式多線程
4.4.3 同時多線程
4.5 同時多線程技術
4.5.1 **線程技術概述
4.5.2 超線程技術概述
4.6 超線程技術
4.6.1 超線程技術的工作原理
4.6.2 實現超線程的前提條件
4.6.3 Intel的超線程技術
4.7 同時多線程技術存在的挑戰
習題
第5章 超流水、超標量處理器
5.1 **流水線處理器
5.1.1 指令執行時序
5.1.2 MIPS R4000**流水線處理器
5.1.3 **流水線的弊端
5.2 標量處理器
5.2.1 標量流水線性能上限
5.2.2 性能損失
5.3 超標量處理器
5.3.1 超標量流水線典型結構
5.3.2 指令執行時序
5.3.3 超標量技術
5.3.4 超標量處理器性能
5.3.5 龍芯2F超標量處理器
5.4 其他三種典型的超標量處理器
5.4.1 MIPS R10000
5.4.2 Alpha 21164
5.4.3 AMD K5
習題
第6章 超長指令字處理器
6.1 概 述
6.1.1 引 言
6.1.2 基本概念
6.1.3 傳統方法的不足
6.2 **中斷技術
6.2.1 概述
6.2.2 RP緩衝機制
6.2.3 RRP緩衝機制
6.3 RFCC-VLIW結構
6.3.1 概述
6.3.2 寄存器堆結構
6.3.3 代價分析
6.3.4 性能分析
6.3.5 THUASDSP2004處理器
6.4 MOSI體繫結構
6.4.1 概述
6.4.2 MOSI微體繫結構
6.4.3 性能分析
6.5 基於VLIW的多核處理器
6.5.1 華威處理器
6.5.2 安騰處理器
習題
第7章 片上多核處理器
7.1 片上多核體繫結構概述
7.1.1 片上多核體繫結構簡介
7.1.2 多核體繫結構和超線程技術的區別
7.1.3 多核多線程體繫結構
7.2 芯片組對多核的支持
7.2.1 EFI概述
7.2.2 EFI對多核處理器的初始化
7.2.3 EFI對多核操作繫統的支持
7.3 操作繫統對多核的支持
7.4 典型片上多核架構
7.4.1 異構多核處理器
7.4.2 同構多核處理器
習題
參考文獻