[ 收藏 ] [ 简体中文 ]  
臺灣貨到付款、ATM、超商、信用卡PAYPAL付款,4-7個工作日送達,999元臺幣免運費   在線留言 商品價格為新臺幣 
首頁 電影 連續劇 音樂 圖書 女裝 男裝 童裝 內衣 百貨家居 包包 女鞋 男鞋 童鞋 計算機周邊

商品搜索

 类 别:
 关键字:
    

商品分类

Xilinx FPGA數字設計(從門級到行為級雙重HDL描述立體化教程高等學校電子信息類專業繫列教材)
該商品所屬分類:計算機/網絡 -> 軟件工程
【市場價】
680-985
【優惠價】
425-616
【介質】 book
【ISBN】9787302366706
【折扣說明】一次購物滿999元台幣免運費+贈品
一次購物滿2000元台幣95折+免運費+贈品
一次購物滿3000元台幣92折+免運費+贈品
一次購物滿4000元台幣88折+免運費+贈品
【本期贈品】①優質無紡布環保袋,做工棒!②品牌簽字筆 ③品牌手帕紙巾
版本正版全新電子版PDF檔
您已选择: 正版全新
溫馨提示:如果有多種選項,請先選擇再點擊加入購物車。
*. 電子圖書價格是0.69折,例如了得網價格是100元,電子書pdf的價格則是69元。
*. 購買電子書不支持貨到付款,購買時選擇atm或者超商、PayPal付款。付款後1-24小時內通過郵件傳輸給您。
*. 如果收到的電子書不滿意,可以聯絡我們退款。謝謝。
內容介紹



  • 出版社:清華大學
  • ISBN:9787302366706
  • 作者:何賓
  • 頁數:655
  • 出版日期:2014-11-01
  • 印刷日期:2014-11-01
  • 包裝:平裝
  • 開本:16開
  • 版次:1
  • 印次:1
  • 字數:1030千字
  • 何賓編著的這本《Xilinx FPGA數字設計(從門級
    到行為級雙重HDL描述立體化教程)》是為高等學校電
    子信息類和其他相關專業而編寫的數字繫統設計課程
    教材。本書共分為11章,主要內容包括數字邏輯基礎
    、可編程邏輯器件工藝和結構、Xilinx ISE設計流程
    、VHDL語言規範、VetilogHDL語言規範、基本數字邏
    輯單元HDL描述、基於HDL數字繫統實現、數字繫統高
    級設計技術、基於IP核數學繫統實現、數模混合繫統
    設計、軟核處理器PicoBlaze原理及應用。
    根據數字繫統相關課程的教學要求和實際教學實
    踐體會,本書將傳統本科的數字電子技術、數字邏輯
    課程和基於HDL的復雜數字繫統設計課程相融合,遵
    循循序漸進、由淺入深的原則,內容從最基礎的數字
    邏輯理論、組合邏輯和時序邏輯電路,到HDL語言和
    基於HDL語言的復雜數字繫統設計。為了方便教師教
    學和學生自學,書中給出了大量的設計實例。
    本書可作為本科生和研究生相關課程的教材,也
    可作為從事Xilinx可編程邏輯器件設計的設計人員的
    參考用書,同時也可作為Xilinx相關培訓的授課教材

  • 第1章 數字邏輯基礎
    1.1 數字邏輯的發展史
    1.2 開關繫統
    1.2.1 0和1的概念
    1.2.2 開關繫統的優勢
    1.2.3 晶體管作為開關
    1.2.4 半導體物理器件
    1.2.5 半導體邏輯電路
    1.2.6 邏輯電路符號描述
    1.3 半導體數字集成電路
    1.3.1 集成電路的發展
    1.3.2 集成電路構成
    1.3.3 集成電路版圖
    1.4 基本邏輯門電路分析
    1.4.1 基本邏輯門電路的描述
    1.4.2 邏輯門電路的傳輸特性
    1.4.3 基本邏輯門集成電路
    1.4.4 不同工藝邏輯門的連接
    1.5 邏輯代數理論
    1.5.1 邏輯代數中運算關繫
    1.5.2 邏輯函數表達式
    1.6 邏輯表達式的化簡
    1.6.1 使用運算律化簡邏輯表達式
    1.6.2 使用卡諾圖化簡邏輯表達式
    1.6.3 不**指定邏輯功能的化簡
    1.6.4 輸入變量的卡諾圖表示
    1.7 毛刺產生及消除
    1.8 數字碼制表示和轉換
    1.8.1 數字碼制表示
    1.8.2 數字碼制轉換
    1.9 組合邏輯電路
    1.9.1 編碼器
    1.9.2 譯碼器
    1.9.3 碼轉換器
    1.9.4 數據選擇器
    1.9.5 數據比較器
    1.9.6 加法器
    1.9.7 減法器
    1.9.8 加法器/減法器
    1.9.9 乘法器
    1.10 時序邏輯電路
    1.10.1 時序邏輯電路類型
    1.10.2 時序邏輯電路特點
    1.10.3 基本SR鎖存器
    1.10.4 同步SR鎖存器
    1.10.5 D鎖存器
    1.10.6 D觸發器
    1.10.7 其他觸發器
    1.10.8 普通寄存器
    1.10.9 移位寄存器
    1.10.10 存儲器
    1.11 有限自動狀態機
    1.11.1 有限自動狀態機原理
    1.11.2 狀態圖表示及實現
    1.11.3 三位計數器
    第2章 可編程邏輯器件工藝和結構
    2.1 可編程邏輯器件發展歷史
    2.2 可編程邏輯器件工藝
    2.3 可編程邏輯器件結構
    2.3.1 PROM原理及結構
    2.3.2 PAL原理及結構
    2.3.3 PLA原理及結構
    2.3.4 CPLD原理及結構
    2.3.5 FPGA原理及結構
    2.3.6 CPLD和FPGA比較
    2.4 Xilinx可編程邏輯器件
    2.4.1 Xilinx CPLD芯片介紹
    2.4.2 Xilinx FPGA芯片介紹
    2.4.3 Xilinx PROM芯片介紹
    第3章 Xilinx ISE設計流程
    3.1 ISE設計套件介紹
    3.2 創建新的設計工程
    3.3 ISE開發平臺主界面及功能
    3.3.1 Design(設計)面板
    3.3.2 Console(控制臺)面板
    3.3.3 Workspace
    3.4 創建並添加新源文件
    3.5 添加設計代碼
    3.5.1 Verilog HDL設計代碼的添加
    3.5.2 VHDL設計代碼的添加
    3.6 設計綜合
    3.6.1 Xilinx綜合工具功能
    3.6.2 設計綜合
    3.7 設計行為仿真
    3.7.1 為Verilog HDL設計添加測試向量
    3.7.2 為VHDL設計添加測試向量
    3.7.3 運行行為仿真
    3.8 添加引腳約束文件
    3.9 設計實現
    3.9.1 運行設計實現工具
    3.9.2 查看布局布線結果
    3.10 布局布線後仿真
    3.11 產生比特流文件
    3.12 下載比特流文件到FPGA
    3.13 生成存儲器配置文件並燒寫存儲器
    3.13.1 生成BPI存儲器配置文件
    3.13.2 編程BPI文件到BPI存儲器
    ……
    第4章 VHDL語言規範
    第5章 Verilog HDL語言規範
    第6章 基本數字邏輯單元HDL描述
    第7章 基於HDL數字繫統實現
    第8章 數字繫統**設計技術
    第9章 基於IP核數字繫統實現
    **0章 數模混合繫統設計
    **1章 軟核處理器PicoBlaze原理及應用
    附錄 Verilog HDL(IEEE 1364—2005)關鍵字列表
    參考文獻
 
網友評論  我們期待著您對此商品發表評論
 
相關商品
在線留言 商品價格為新臺幣
關於我們 送貨時間 安全付款 會員登入 加入會員 我的帳戶 網站聯盟
DVD 連續劇 Copyright © 2024, Digital 了得網 Co., Ltd.
返回頂部