廉玉欣、侯博雅、王猛、侯雲鵬編著的《基於
Xilinx Vivado的數字邏輯實驗教程》以Xilinx公司
的Vivado FPGA設計套件為基礎，以Xilinx大學計劃
（Xilinx University Program，XUP）的Artix-7
板卡為硬件平臺，將數字邏輯設計與硬件描述語言
Verilog HDL相結合，循序漸進地介紹了基於Xilinx
Vivado的數字邏輯實驗的基本過程和方法。
本書主要內容包括硬件開發平臺介紹、軟件平臺
介紹、FPGA設計實例、組合邏輯電路實驗、時序邏輯
電路實驗、數字邏輯設計和接口實驗及數字邏輯綜合
實驗。書中包含大量的設計實例，內容翔實、繫統、
全面。
本書不僅可作為高等學校電氣工程等電類專業和
機械設計等非電類專業的實驗教材，也可作為數字電
路設計工程師和技術人員的參考書。

第1章 硬件開發平臺介紹
1.1 Xilinx FPGA器件
1.1.1 Xilinx公司簡介
1.1.2 Xilinx的FPGA器件繫列
1.2 Xilinx大學計劃板卡
1.3 主電路及外圍接口電路
1.4 XUP板卡測試
第2章 軟件平臺介紹
2.1 Vivado設計套件
2.1.1 Vivado軟件安裝流程
2.1.2 IP封裝器、集成器和目錄
2.1.3 標準化XDC約束文件
2.1.4 工程命令語言
2.1.5 Vivado設計套件的啟動方法
2.1.6 Vivado設計套件的界面
2.2 FPGA設計流程
2.2.1 Vivado套件的設計流程
2.2.2 設計綜合流程
2.2.3 設計實現流程
2.3 硬件描述語言
2.3.1 VHDL簡介
2.3.2 Verilog HDL簡介
第3章 FPGA設計實例
3.1 基於原理圖的設計實例
3.1.1 簡易數字鐘實驗原理
3.1.2 實驗流程
3.2 基於Verilog HDL的設計實例
3.2.1 設計要求
3.2.2 實驗操作步驟
3.3 74繫列IP封裝設計實例
3.3.1 IP核分類
3.3.2 IP封裝實驗流程
3.3.3 調用封裝後的IP
第4章 組合邏輯電路實驗
4.1 邏輯門電路
4.1.1 基本及常用的邏輯門
4.1.2 與非門電路的簡單應用
4.2 多路選擇器
4.2.1 2選1多路選擇器
4.2.2 4選1多路選擇器
4.2.3 4位2選1多路選擇器
4.2.4 74LS253的IP核設計及應用
4.2.5 74LS151的IP核設計
4.3 比較器
4.3.1 4位比較器
4.3.2 74LS85的IP核設計及應用
4.3.3 利用數據選擇器74LS151設計2位比較器
4.4 譯碼器
4.4.1 3線-8線譯碼器
4.4.2 74LS138的IP核設計及應用
4.4.3 數碼管顯示
4.5 編碼器
4.5.1 二進制普通編碼器
4.5.2 二進制優先編碼器
4.5.3 74LS148的IP核設計
4.6 編碼轉換器
4.6.1 二進制-BCD碼轉換器
4.6.2 格雷碼轉換器
4.7 加法器
4.7.1 半加器
4.7.2 全加器
4.7.3 4位加法器
4.8 減法器
4.8.1 半減器
4.8.2 全減器
4.9 乘法器
4.10 除法器
第5章 時序邏輯電路實驗
5.1 鎖存器和觸發器
5.1.1 鎖存器
5.1.2 觸發器
5.1.3 74LS74的IP核設計及應用
5.2 寄存器
5.2.1 基本寄存器
5.2.2 移位寄存器
5.2.3 74LS194的IP核設計及應用
5.3 計數器
5.3.1 二進制計數器
5.3.2 N進制計數器
5.3.3 任意波形的實現
5.3.4 74LS161的IP核設計及應用
5.4 脈衝寬度調制
5.5 時序邏輯電路綜合設計
第6章 數字邏輯設計和接口實驗
6.1 有限狀態機
6.1.1 Moore狀態機和Mealy狀態機
6.1.2 有限狀態機設計例程
6.2 *大公約數
6.2.1 GCD算法
6.2.2 改進的GCD算法
6.3 整數平方根
6.3.1 整數平方根算法
6.3.2 改進的整數平方根算法
6.4 存儲器
6.4.1 隻讀存儲器（ROM）
6.4.2 分布式的存儲器
6.4.3 塊存儲器
6.5 VGA控制器
6.5.1 VGA的時序
6.5.2 VGA控制器實例
6.6 鍵盤和鼠標接口
6.6.1 鍵盤
6.6.2 鼠標
第7章 數字邏輯綜合實驗
7.1 數字鐘
7.2 數字頻率計
7.3 電梯控制器
7.4 波形發生電路
7.5 超聲波測距儀
7.6 手機電池保護板
附錄A Basys3電路圖
附錄B 引腳約束