目 錄 D1章 計算機繫統概述 
D1章 計算機繫統概述 1  
1.1 計算機的功能與軟硬件 1  
1.2 計算機的發展歷程 2  
1.3 計算機的硬件組成 4  
1.3.1 馮?諾依曼計算機 4  
1.3.2 計算機的結構與部件 5  
1.3.3 計算機的部件互連 7  
1.4 計算機繫統的層次結構 9  
1.4.1 計算機的層次結構 9  
1.4.2 軟件與硬件的關繫 11  
1.4.3 計算機的結構與組成 11  
1.5 計算機繫統的工作過程 12  
1.5.1 計算機的工作方式 12  
1.5.2 程序執行過程 13  
1.6 計算機繫統的性能指標 15  
習題1 19  
D2章 數據的表示與運算 21  
2.1 數據的編碼 21  
2.1.1 數制及其轉換 21  
2.1.2 機器數及其編碼 24  
2.1.3 十進制數編碼 28  
2.1.4 字符編碼 29  
2.1.5 數據校驗碼 30  
2.2 數據的表示 37  
2.2.1 數據的表示方法 37  
2.2.2 整數的表示 38  
2.2.3 實數的表示 40  
2.2.4 非數值數據的表示 44  
2.2.5 數據表示舉例 46  
2.3 定點數的運算 48  
2.3.1 常用的邏輯部件 48  
2.3.2 加減運算 53  
2.3.3 移位運算 57  
2.3.4 乘法運算 59  
2.3.5 除法運算 67  
2.4 浮點數的運算 74  
2.4.1 浮點加減運算 74  
2.4.2 浮點乘除運算 78  
2.5 十進制數的加減運算 80  
2.6 運算器的組成 82  
2.6.1 ALU的組成 82  
2.6.2 運算器的組織 83  
習題2 86  
D3章 存儲繫統 89  
3.1 存儲繫統概述 89  
3.1.1 存儲器的分類 89  
3.1.2 存儲器的主要技術指標 90  
3.1.3 層次結構存儲繫統 91  
3.2 半導體存儲技術 93  
3.2.1 靜態存儲器 93  
3.2.2 動態存儲器 97  
3.2.3 半導體隻讀存儲器 101  
3.3 主存儲器 104  
3.3.1 主存儲器的基本組成 104  
3.3.2 主存儲器的邏輯設計 105  
3.3.3 主存儲器與CPU的連接 108  
3.3.4 提高訪存速度的技術 111  
3.4 高速緩衝存儲器 115  
3.4.1 Cache的基本原理 115  
3.4.2 Cache的地址映射 119  
3.4.3 Cache的替換算法 123  
3.4.4 Cache的寫策略 125  
3.4.5 Pentium的Cache組織 126  
3.5 虛擬存儲器 128  
3.5.1 存儲管理的相關概念 128  
3.5.2 虛擬存儲器的基本原理 130  
3.5.3 虛擬存儲器的存儲管理 131  
3.5.4 頁式虛擬存儲器的實現 133  
習題3 137  
D4章 指令繫統 140  
4.1 指令繫統組成 140  
4.1.1 指令功能 140  
4.1.2 指令格式 143  
4.2 操作數的存放方式 145  
4.3 尋址方式 148  
4.3.1 指令尋址方式 148  
4.3.2 數據尋址方式 148  
4.3.3 指令格式分析及其應用 152  
4.4 指令繫統舉例 154  
4.4.1 MIPS指令繫統 155  
4.4.2 Pentium指令繫統 160  
4.5 指令繫統發展 163  
習題4 165  
D5章 ZY處理器 168  
5.1 CPU的組成與工作流程 168  
5.1.1 CPU的功能 168  
5.1.2 CPU的組成 169  
5.1.3 CPU的工作流程 171  
5.1.4 指令的執行過程 172  
5.2 數據通路的組織 175  
5.2.1 數據通路的組成 175  
5.2.2 數據通路的設計方法 182  
5.2.3 單周期數據通路的設計 184  
5.2.4 多周期數據通路的設計 190  
5.3 控制器的組成 193  
5.3.1 控制器的基本結構 193  
5.3.2 時序信號的形成 195  
5.3.3 μOP控制信號的形成 199  
5.4 硬布線控制器的設計 199  
5.4.1 的設計步驟 200  
5.4.2 單周期的設計 201  
5.4.3 多周期的設計 202  
5.5 微程序控制器的設計 205  
5.5.1 微程序控制思想 205  
5.5.2 微程序控制器的組成與工作原理 206  
5.5.3 微指令格式 208  
5.5.4 微程序的設計 211  
5.6 異常及中斷的處理 214  
5.6.1 異常及中斷的基本概念 214  
5.6.2 異常及中斷的處理過程 215  
5.6.3 支持異常處理的CPU設計 218  
5.7 指令流水線技術 219  
5.7.1 指令流水線概述 220  
5.7.2 指令流水線的冒險處理 223  
5.7.3 指令流水線的設計 229  
5.7.4 指令流水線的並行技術 234  
習題5 236  
D6章 總線 240  
6.1 總線概述 240  
6.1.1 總線的分類 240  
6.1.2 總線的特性 242  
6.1.3 總線的性能指標 242  
6.1.4 總線的操作過程 243  
6.2 總線仲裁 245  
6.2.1 集中式仲裁 245  
6.2.2 分布式仲裁 247  
6.3 總線定時與傳輸 248  
6.3.1 總線定時方式 248  
6.3.2 總線傳輸模式 251  
6.3.3 總線標準 252  
6.4 總線結構與互連 254  
6.4.1 總線結構 254  
6.4.2 總線互連 257  
習題6 258  
D7章 輸入/輸出繫統 260  
7.1 I/O繫統概述 260  
7.1.1 I/O繫統的組成 260  
7.1.2 外設與主機的聯繫 261  
7.1.3 I/O的傳送控制方式 263  
7.2 外部設備 265  
7.2.1 輸入設備 265  
7.2.2 輸出設備 267  
7.2.3 存儲設備 271  
7.3 I/O接口 280  
7.3.1 I/O接口的功能 280  
7.3.2 I/O接口的組成 280  
7.3.3 對I/O接口的訪問 282  
7.4 程序直接控制I/O方式 282  
7.4.1 程序查詢方式的I/O控制流程 282  
7.4.2 程序查詢方式的I/O接口組織 284  
7.4.3 直接傳送方式的I/O組織 285  
7.5 程序中斷I/O方式 286  
7.5.1 中斷的概念 286  
7.5.2 中斷接口的組織 291  
7.5.3 中斷繫統的結構 292  
7.5.4 多重中斷與中斷屏蔽的組織 294  
7.6 DMA方式 297  
7.6.1 DMA的傳送方式 297  
7.6.2 DMA接口的功能與結構 299  
7.6.3 DMA的傳送過程 300  
7.6.4 DMA接口的組織 301  
習題7 304  
參考文獻 307 顯示全部信息