| | | | VIVADO從此開始(進階篇) 計算機與互聯網 高亞軍 電子工業出版社 | | 該商品所屬分類：圖書 -> ε | | 【市場價】 | 452-656元 | | 【優惠價】 | 283-410元 | | 【出版社】 | 電子工業出版社 | | 【ISBN】 | 9787121373527 | | 【折扣說明】 | 一次購物滿999元台幣免運費+贈品
一次購物滿2000元台幣95折+免運費+贈品
一次購物滿3000元台幣92折+免運費+贈品
一次購物滿4000元台幣88折+免運費+贈品
| | 【本期贈品】 | ①優質無紡布環保袋，做工棒！②品牌簽字筆 ③品牌手帕紙巾
|
|
| 版本 | 正版全新電子版PDF檔 | | 您已选择： | 正版全新 | 溫馨提示：如果有多種選項，請先選擇再點擊加入購物車。*. 電子圖書價格是0.69折，例如了得網價格是100元，電子書pdf的價格則是69元。
*. 購買電子書不支持貨到付款，購買時選擇atm或者超商、PayPal付款。付款後1-24小時內通過郵件傳輸給您。
*. 如果收到的電子書不滿意，可以聯絡我們退款。謝謝。 | | | |
| | 內容介紹 | |
出版社：電子工業出版社 ISBN：9787121373527 商品編碼：65171701502 開本：26開 出版時間：2019-11-01 頁數：212 代碼：56
"| 商品基本信息，請以下列介紹為準 | | 商品名稱： | VIVADO從此開始(進階篇) 計算機與互聯網 書籍 | | 作者： | 高亞軍 | | 代碼： | 56.0 | | 出版社： | 電子工業出版社 | | 出版日期： | 2019-11-01 | | ISBN： | 9787121373527 | | 印次： | | | 版次： | | | 裝幀： | 平塑勒 | | 開本： | 16開 |
| 內容簡介 | | 全書共七章，力圖幫助讀者了解Vivado 2018版本的新特性，同時理解並掌握UltraFast設計方法學。UltraFast方法學是實踐經驗的總結，涉及板級規劃、設計流程、代碼風格、時序約束、時序收斂等方面。本書圍繞後三個方面進行闡述。此外，針對被越來越廣泛使用的SSI器件，本書也介紹了相應的設計指南，例如，如何在早期進行設計規劃、如何對跨die信號進行處理、如何使用LAGUNA寄存器、如何對基於SSI器件的設計進行分析等。除此之外，作者也根據實踐經驗總結了一些常用的技巧，盡可能地幫助讀者提高工作效率。 |
| 目錄 | 第1章 綜合階段1
1.1 綜合設置分析1
1.1.1 ?flatten_hierarchy1
1.1.2 ?control_set_opt_threshold2
1.1.3 ?no_lc4
1.1.4 ?keep_equivalent_registers4
1.1.5 ?resource_sharing6
1.1.6 ?gated_clock_conversion7
1.1.7 ?fanout_limit9
1.1.8 ?shreg_min_size和?no_srlextract10
1.1.9 ?fsm_extraction13
1.2 綜合屬性分析14
1.2.1 ASYNC_REG14
1.2.2 MAX_FANOUT16
1.2.3 SRL_STYLE和SHREG_EXTRACT18
1.2.4 USE_DSP21
1.2.5 RAM_STYLE和ROM_STYLE23
1.2.6 EXTRACT_ENABLE和EXTRACT_RESET24
1.2.7 MARK_DEBUG26
1.3 模塊化綜合技術27
1.3.1 模塊化綜合技術概述27
1.3.2 模塊化綜合技術的應用場景29
1.4 OOC綜合方式30
第2章 實現階段33
2.1 實現階段的子步驟33
2.2 關於邏輯優化33
2.2.1 基本優化33
2.2.2 優化MUX34
2.2.3 優化LUT34
2.2.4 優化移位寄存器35
2.2.5 優化進位鏈36
2.2.6 優化控制集37
2.2.7 優化扇出38
2.3 關於布局38
2.4 關於物理優化39
2.4.1 基本優化39
2.4.2 交互式物理優化39
2.5 關於布線41
2.5.1 優先對關鍵路徑布線41
2.5.2 查看布線報告42
2.6 關於增量實現43
2.7 關於ECO44
2.7.1 什麼是ECO44
2.7.2 ECO流程45
2.7.3 ECO應用案例：替換ILA待測信號46
第3章 設計51
3.1 使用觸發器51
3.1.1 同步復位與異步復位51
3.1.2 觸發器的初始值53
3.1.3 鎖存器54
3.2 使用LUT55
3.2.1 LUT用作邏輯函數發生器55
3.2.2 LUT用作移位寄存器59
3.2.3 LUT用作分布式RAM61
3.3 使用Block RAM63
3.3.1 Block RAM的基本結構63
3.3.2 Block RAM的性能與功耗65
3.4 使用UltraRAM67
3.4.1 UltraRAM的基本結構67
3.4.2 UltraRAM的讀寫作方式70
3.4.3 UltraRAM的實例化方式70
3.5 使用DSP48E273
3.5.1 DSP48E2的基本結構73
3.5.2 DSP48E2的性能與功耗74
3.6 使用MMCM76
3.6.1 MMCM的基本功能76
3.6.2 MMCM的功耗與輸出時鐘的抖動78
3.7 設計異步跨時鐘域電路80
3.7.1 單bit異步跨時鐘域電路80
3.7.2 多bit異步跨時鐘域電路82
第4章 時序約束83
4.1 管理約束83
4.1.1 約束文件83
4.1.2 4種時序路徑85
4.1.3 4個步驟完成時序約束85
4.2 時鐘周期約束87
4.2.1 主時鐘周期約束87
4.2.2 生成時鐘周期約束89
4.2.3 對同一時鐘源添加多個時鐘周期約束91
4.2.4 調整時鐘特性約束93
4.3 I/O延遲約束93
4.4 時序例外路徑約束95
4.4.1 多周期路徑約束95
4.4.2 偽路徑約束99
4.4.3 /延遲約束101
4.4.4 時序例外路徑約束的指導原則102
4.5 使用create_generated_clock103
4.6 使用set_clock_groups105
4.7 調試約束108
4.7.1 了解約束的優先級108
4.7.2 了解約束文件的屬性和編譯順序110
4.7.3 借助TCE調試約束112
4.7.4 借助Tcl命令調試約束113
4.8 案例分析114
第5章 時序收斂116
5.1 時序收斂的標準116
5.1.1 檢查約束116
5.1.2 檢查建立時間裕量117
5.2 基線設計117
5.3 分析時序違例121
5.3.1 分析時序違例的可能原因121
5.3.2 確定時序違例的根本原因125
5.3.3 分析邏輯級數128
5.3.4 分析數據路徑延遲128
5.3.5 分析 |
" | | |
| | | | |
|
