基本信息

內容提要

本書共有9章。第1章～第5章，通過應用Verilog-HDL描述的各種邏輯電 路實例，詳細講解該語言的語法結構和仿真實現。第6章講述基於Verilog-H DL的硬件電路的實現。第7章介紹硬件開發應具備的條件。第8章說明全書所 應用到的所有硬件的設計。第9章通過列舉8個簡單的應用實例，詳 細講解數字電路繫統設計的全過程。書中給出的全部仿真結果和硬件實現均 經過驗證。 本書附帶光盤1張，包含全書所有的Verilog-HDL實例文件、電路圖的Protel 文件以及部分實例的視頻演示。為了使讀者能夠更好地理解和掌握全書內容 ，光盤中的文件采用多媒體技術，以網絡版的風格，用視頻和音頻的表現技 法，圖像和動畫的表現方式突出了全書的精華。本書很適合初學者和工程技 術人員作為入門、工具書和參考資料。

作者簡介

常曉明，工學博士，教授，博士生導師，現在太原理工大學計算機與軟件學院執教，同時任該校教務處處長。1985-1989年，1996-2000年兩次赴日本信州大學留學長達8年，分別獲得工學碩士和工學博士學位。 主要從事的研究領域：計算機監控繫統，檢測技術與自動化裝置。1986-2004年先後完成了20餘項科研課題及工程項目，目前還承擔山西省自然科學基金和回國留學人員基金等多項課題。在國內外各種學術期刊和會議上共發表論文40餘篇，並有出版的學術專著和專利。 常曉明教授為山西省自然科學基金項目評委、山西省電子應用專家委員會委員、日本博士國際協同研究所(DIC)主任研究員、日本信州大學工學部國際研究者、日本信州大學協若研究室研究員，還兼任省自然科學基金項目評委，《今日電子》雜志編委、第四屆中國煤炭教育協會高等教育分會委員、《中國大學教學》雜志特約審稿人等多項社會職務。

目錄

第1章 硬件描述語言
   1.1 什麼是硬件描述語言HDL
   1.2 基本邏輯電路的Verilog-HDL描述
   1.2.1 “與”門邏輯電路的描述
   1.2.2 “與非”門邏輯電路的描述
   1.2.3 “非”門邏輯電路的描述
   1.2.4 “或”門邏輯電路的描述一
   1.2.5 “或非”門邏輯電路的描述
   1.2.6 緩衝器邏輯電路的描述
   1.3 邏輯仿真
   1.3.1 頂層模塊的編寫
   1.3.2 寄存器類型定義
   1.3.3 線網類型定義
   1.3.4 底層模塊的調用
   1.3.5 輸入端口波形的描述
   1.3.6 二“與”門邏輯電路的邏輯仿真結果
  第2章 仿真器的獲取、安裝及運行
   2.1 通過網站獲取和安裝ISE WebPACK ModelSim XE仿真器
   2.2 一個*簡單的仿真實例
  第3章 組合邏輯電路
   3.1 數據選擇器
   3.1.1 2-1數據選擇器
   3.1.2 2-1數據選擇器的Verilog-HDL描述
   3.1.3 4-1數據選擇器
   3.1.4 4-1數據選擇器的Verilog-HDL描述
   3.1.5 條件操作符的使用方法
   3.1.6 數據選擇器的行為描述方式
   3.1.7 Case語句的使用方法
   3.1.8 Lelse語句的使用方法
   3.1.9 function函數的使用方法
   3.1.10 用於仿真的頂層模塊
   3.1.11 數據選擇器的邏輯仿真結果
   3.2 數據比較器
   3.2.1 *簡單的數據判斷方法
   3.2.2 2位數據比較器
   3.2.3 2位數據比較器的Verilog-HDL描述
   3.2.4 2位數據比較器的邏輯仿真結果
   3.2.5 數據比較器的數據寬度擴展
   3.2.6 4位數據比較器的Verilog—HDL描述
   3.2.7 4位數據比較器的邏輯仿真結果
   3.3 編碼器
   3.3.1 2位二進制編碼器
   3.3.2 2位二進制編碼器的Verilog-HDL描述
   3.3.3 2位二進制編碼器的邏輯仿真結果
   3.4 譯碼器
   3.4.1 BCD碼譯碼器
   3.4.2 非完全描述的邏輯函數和邏輯表達式的簡化
   3.4.3 BCD碼譯碼器的Verilog-HDL描述
   3.4.4 BCD碼譯碼器的邏輯仿真結果
  第4章 觸發器
  ……
  第5章 時序邏輯電路
  ……
  第6章 基於Verilog-HDL的硬件電路的實現
  ……
  第7章 硬件開發應具備的條件
  ……
  第8章 硬件的設計
  ……
  第9章 應用繫統的設計與實現
  ……
  附錄 光盤內容簡介及使用說明
  參考文獻