基本信息

• 商品名稱：Verilog HDL與CPLD\\FPGA項目開發教程(第2版全國高等職業教育規劃教材)
• 作者：編者:聶章龍//張靜
• 代碼：39.9
• 出版社：機械工業
• ISBN號：9787111520290

其他參考信息

• 出版時間：2016-01-01
• 印刷時間：2016-01-01
• 版次：2
• 印次：1
• 開本：16開
• 包裝：平裝
• 頁數：258
• 字數：409千字

內容提要

由聶章龍、張靜編著的《Verilog HDL與CPLD \\FPGA項目開發教程(第2版全國高等職業教育規劃教 材)》以Altera公司的MAXII繫列EPM1270T144C5N為 藍本闡述了基於CPLD/FPGA的數字繫統設計方法，重 點放在工程實踐能力和VerilogHDL硬件描述語言的編 程開發能力方面，在教材的內容選取、編寫和組織等 方面都與傳統的教材有著較大的區別，本書按照基於 工作過程的以“項目”為載體的教學模式的思路進行 編寫，“項目”的選取以直觀、生動、有趣、實用為 原則，並遵循有易到難、有簡單到綜合的學習規律。
    共分4章，**章主要介紹CPLD/FPGA繫統開發的基礎 知識，第2章介紹VerilogHDL硬件描述語言編程基礎 ，第3章是以1項目為載體來介紹組合邏輯電 路設計、時序邏輯電路設計和數字繫統設計（如鍵盤 、數碼管、液晶、點陣屏、音樂、串行通信等外圍接 口的驅動）；第4章以電子時鐘、交通信號燈2個綜合 項目為載體，介紹用VerilogHDL硬件描述語言進行綜 合項目開發的一般方法和流程，第5章以“多功能教 室顯控繫統的設計”項目作為課程設計，介紹用 VerilogHDL硬件描述語言進行一個完整的項目設計的 方法，注重軟件編程與硬件實現相結合，在項目開發 實踐過程中去理解和體會可綜合、不可綜合、並行設 計的概念，從而在實踐中鍛煉編程、調試能力，培養 良好的編程風格和創新能力。附錄中給出了數字繫統 設計中的常見問題解析。
     本書可作為高等院校電子工程、計算機、微電子 、自動控制等相關專業EDA課程的教材，也可作為EDA 初學者或工程技術人員的參考資料。
    

目錄

前言
**章 CPLD/FPGA項目開發入門
1.1 CPLD/FPGA開發繫統概述
1.1.1 PLD的發展歷程及發展趨勢
1.1.2 CPLD/FPGA概述
1.1.3 CPLD/FPGA的結構與原理
1.2 CPLD/FPGA器件識別
1.2.1 CPLD/FPGA產品概況
1.2.2 MAX繫列產品的基本功能及編程方式
1.3 CCIT CPLD/FPGA實驗儀使用
1.3.1 實驗儀結構設計
1.3.2 熟悉實器件
1.3.3 解析主控芯片EPM1270T144C5
1.3.4 了解實驗儀的外圍接口及其引腳對應關繫
1.3.5 設計實驗儀原理圖
1.3.6 USB-Blaster下載口
1.4 Quartus II開發環境安裝
1.4.1 Quartus II 軟件功能簡介
1.4.2 Quartus II軟件安裝
1.4.3 USB-Blaster 下載電纜安裝
1.5 Quartus II軟件開發環境的應用
1.5.1 簡單的三人表決器功能描述
1.5.2 文本方式輸入
1.5.3 原理圖方式輸入
1.6 技能實訓
第2章 Verilog HDL（硬件描述語言）
2.1 Verilog HDL基礎知識
2.1.1 Verilog HDL的基本結構
2.1.2 Verilog HDL的數據類型
2.1.3 Verilog HDL的運算符及表達式
2.1.4 Verilog HDL的基本語句
2.2 Verilog HDL實例設計
2.2.1 閃爍燈設計
2.2.2 流水燈設計
2.3 技能實訓
2.3.1 閃爍燈實訓設計
2.3.2 流水燈實訓設計
第3章 基於CPLD/FPG項目開發
3.1 項目1 設計基本邏輯門電路
3.2 項目2 設計譯碼器
3.2.1 任務1 設計3-8譯碼器
3.2.2 任務2 設計八段LED數碼管譯碼電路
3.2.3 技能實訓
3.3 項目3 編碼器和數據選擇器設計
3.3.1 任務1 設計8-3優先編碼器
3.3.2 技能實訓
3.3.3 任務2 設計4-1數據選擇器
3.3.4 技能實訓
3.4 項目4 觸發器設計
3.4.1 任務1 觸發器概述
3.4.2 任務2 識別基本觸發器
3.4.3 任務3 識別觸發器的邏輯功能
3.4.4 任務4 設計時鐘觸發器
3.4.5 任務5 設計直接置位復位觸發器
3.4.6 任務6 轉換不同邏輯功能的觸發器
3.4.7 技能實訓
3.5 項目5 全加器設計
3.5.1 任務1 設計一位全加器
3.5.2 任務2 設計串行進位加法器
3.5.3 任務3 設計先行進位加法器
3.5.4 任務4 設計加減法器
3.5.5 技能實訓
3.6 項目6 計數器設計
3.6.1 任務1 設計二進制計數器
3.6.2 任務2 設計七進制計數器
3.6.3 任務3 采用異步置數和同步清零的方法設計七進制計數器
3.6.4 技能實訓
3.3.7 項目7 乘法器設計
3.7.1 任務1 利用被乘數左移法設計無符號乘法器
3.7.2 任務2 利用部分積右移法設計無符號乘法器
3.7.3 任務3 設計帶符號乘法器
3.8 項目8 鍵盤LED發光二極管應用設計
3.8.1 任務1 鍵盤LED發光二極管應用之一
3.8.2 任務2 鍵盤LED發光二極管應用之二
3.8.3 任務3 鍵盤去抖動設計
3.8.4 技能實訓
3.9 項目9 靜態、動態LED發光二極管顯示
3.9.1 任務1 靜態數碼管的顯示設計
3.9.2 任務2 動態數碼管的顯示設計
3.9.3 技能實訓
3.10 項目10 點陣LED顯示屏及其漢字顯示
3.10.1 任務1 點陣LED顯示屏測試
3.10.2 任務2 漢字顯示
3.10.3 技能實訓
3.11 項目11 蜂鳴器應用設計
3.11.1 任務1 發出報警聲
3.11.2 任務2 設計簡易數字電子琴
3.11.3 任務3 設計“梁祝”音樂片段
3.11.4 技能實訓
3.12 項目12 LCD液晶顯示繫統設計
3.12.1 任務1 了解液晶顯示的基礎知識
3.12.2 任務2 液晶屏滾動顯示 “www.ccit.js.cn”字符
3.12.3 技能實訓
3.13 項目13 UART異步串行通信設計
3.13.1 任務1 串行通信基礎知識
3.13.2 任務2 串行發送模塊設計
3.13.3 任務3 串行接收模塊設計
3.13.4 課後思考
第4章 基於CPLD/FPGA的綜合項目開發
4.1 項目1 基於Verilog HDL的數字時鐘設計與實現
4.1.1 任務1 任務提出及設計分析
4.1.2 任務2 分頻模塊設計
4.1.3 任務3 校時模塊設計
4.1.4 任務4 計時處理模塊設計
4.1.5 任務5 報時模塊設計
4.1.6 任務6 顯示模塊設計
4.1.7 任務7 頂層模塊設計
4.1.8 任務8 下載調試運行
4.1.9 技能實訓
4.2 項目2 基於Verilog HDL的交通信號燈模擬控制設計
4.2.1 任務1 任務提出及設計分析
4.2.2 任務2 初始化模塊設計
4.2.3 任務3 分頻模塊設計
4.2.4 任務4 控制A方向4盞燈亮滅模塊設計
4.2.5 任務5 控制B方向4盞燈亮滅模塊設計
4.2.6 任務6 A、B方向各種燈剩餘時間的顯示模塊設計
4.2.7 任務7 頂層文件設計
4.2.8 任務8 下載調試運行
4.3 項目3 基於Verilog HDL的四路數字式競賽搶答器設計
4.3.1 任務1 任務提出及設計分析
4.3.2 任務2 信號鎖存電路設計
4.3.3 任務3 計分電路設計
4.3.4 任務4 數碼管顯示電路設計
4.3.5 任務5 頂層文件設計
4.3.6 任務6 下載調試運行
4.3.7 課後思考
附錄
附錄A Verilog HDL關鍵字
附錄B Quartus II支持的Verilog HDL數據類型和語句
附錄C 基於Verilog HDL的 CPLD/FPGA設計常見
問題解析
參考文獻