基本信息

• 商品名稱：深入理解Altera FPGA應用設計/博客藏經閣叢書
• 作者：王敏志
• 代碼：49
• 出版社：北京航空航天大學
• ISBN號：9787512413382

其他參考信息

• 出版時間：2014-01-01
• 印刷時間：2014-01-01
• 版次：1
• 印次：1
• 開本：16開
• 包裝：平裝
• 頁數：337
• 字數：464千字

編輯推薦語

《深入理解Altera FPGA應用設計》由王敏志編著，本書在介紹了常規的調試工具(SignalTap II)之後，使用了虛擬JTAG這個調試測試利器，這是因為在項目設計完成後進行繫統測試的時候，虛擬JTAG可以讓讀者擺脫額外的測試接口，直接利用FPGA現成的JTAG口完成繫統的測試工作。筆者借助虛擬JTAG完成了多通道TDC、多通道ADC以及PMT能譜等測試，大大提高了測試效率和效果。 正是這些可以提高我們設計效率的技巧和組件，構成了本書的一大特色，也是筆者特別希望介紹給廣大讀者的。FPGA的設計開發是一種應用工程，本書*多是在告訴大家“怎麼做”和“怎麼做會*好”；當然如果可能，也會盡量給出“為什麼”要這樣做，但這並不是我們工程應用的重點。

內容提要

《深入理解Altera FPGA應用設計》由王敏志編 著，本書結合作者多年工作實踐，以開發流程為主線 ，通過大量實例詳細介紹了FPGA開發、調試方面的一 些基本方法和獨特技巧；提出了一種“自動化”開發 設計的理念，即通過批處理加腳本的方式自動完成 FPGA設計工程的建立、編譯和轉移，以及在使用 ModelSim設計仿真時，一鍵式完成整個仿真流程的方 法。對於FPGA設計調試和測試方面，則詳細介紹了 SignalTap II的使用，並重點介紹了Virtual JTAG （虛擬JTAG）。
     《深入理解Altera FPGA應用設計》可作為高等 院校通信工程、電子工程、計算機、微電子等專業有 一定FPGA開發基礎的學生的參考用書，也可作為硬件 工程師、FPGA工程師的工具書。
    

作者簡介

王敏志【網名：coyoo、湘攸客】，曾就職於多家科研院所，從事過雷達、通信以及醫療電子方面的研發工作，主要負責數字電路方面開發，包括電路設計、DSP以及FPGA編程。

目錄

**章 好好準備你的FPGA設計
1．1 FPGA設計要求“軟硬兼施”嗎
1．2 如何選擇一個合適的FPGA
1．3 教你如何從頂層規劃你的設計
1．4 進行早期功耗估算避免。FPGA動力不足
1．4．1 早期功耗估算
1．4．2 **功耗估算
1．5 規劃並選擇片內調試工具
1．6 小結
第2章 快速建立你的**個FPGA工程
2．1 FPGA設計基本流程
2．2 手把手教你用Quartus II建立FPGA工程
2．3 教你如何利用腳本創建工程
2．3．1 Quartus II各個設計流程對應的腳本命令
2．3．2 quartus II TCL包(Package)
2．3．3 執行與Quartus II有關腳本的入口
2．3．4 利用腳本創建工程
2．4 利用腳本約束你的工程
2．5 利用腳本自動化完成FPGA設計
2．6 實例分析
2．7 小結
第3章 采用Altera的建議進行FPGA設計
3．1 利用Quartus II模板開始邏輯設計
3．2 同步FPGA設計方法及指導
3．2．1 同步設計的基本原則
3．2．2 異步設計的危害
3．3 使用Altera的宏函數
3．4 在FPGA中實現除法功能
3．4．1 二進制快速除法
3．4．2 使用Altera除法函數
3．5 Altera推薦的代碼風格
3．6 在代碼中使用寄存器而不是鎖存器
3．6．1 鎖存器電路結構
3．6．2 邏輯設計中哪些情況會產生鎖存器
3．6．3 鎖存器分析實例
3．7 使用Altera“原語”模塊
3．7．1 如何讓設計中的LCELL不被軟件優化
3．7．2 進位鏈以及如何應用在自己的設計中
3．8 小結
第4章 使用ModelSim進行仿真
4．1 ModelSire仿真工具介紹
4．2 使用ModelSim軟件進行仿真
4．2．1 仿真基礎——利用GUI完成仿真
4．2．2 通過創建仿真工程來設計仿真
4．3 為ModelSim獨立版本提取A1tera仿真庫
4．3．1 提取Altera仿真庫的步驟
4．3．2 仿真Altera器件到底需要提取哪些庫
4．4 教你如何用腳本完成ModelSim的自動化仿真流程
4．5 ModelSim使用問題實例
4．6 教你如何寫TestBench
4．7 實例練習
4．7．1 練習前準備
4．7．2 GUI方式仿真實例
4．7．2 自動化創建工程仿真實例
4．8 小結
第5章 教你如何用TiemeQuest來分析你的設計
5．1 10分鐘學會使用TimeQuest
5．1．1 時序分析的基本概念
5．1．2 教你使用TimeQuest
5．2 時序分析的基礎
5．3 了解什麼是時序約束
5．3．1 時鐘約束
5．3．2 I／O約束
5．4 約束例外
5．4．1 多周期路徑約束
5．4．2 假路徑約束
5．5 TimeQuest使用實例
5．6 小結
第6章 對你的FPGA設計進行優化
6．1 增量編譯使設計加速
6．1．1 什麼是增量編譯
6．1．2 認識什麼是邏輯鎖
6．1．3 開始使用增量編譯
6．2 選擇使用合適的設置和約束來優化設計
6．2．1 優化之前
6．2．2 時序優化
6．2．3 面積優化
6．3 小結
第7章 對你的FPGA設計進行調試和測試
7．1 SignalTap II
7．1．1 教你快速認識SignalTap II調試模塊
7．1．2 教你快速創建**個SignalTap II調試模塊並調試
7．1．3 教你使用SignalTap II**功能——Storage Qualification
7．1．4 教你使用SignalTap II**功能——Power—up Trigger
7．2 FPGA測試利器Virtual JTAG
7．2．1 你所要了解的JTAG
7．2．2 告訴你什麼是Virtual JTAG
7．2．3 教你如何在設計中使用Ⅵrtual JTAG Interface(VJI)
7．2．4 教你用腳本創建自己的GUI虛擬JTAG測試平臺
7．2．5 單個JTAG連接多條電纜、多FPGA在虛擬JTAG中的應用
7．3 工程*改管理(ECO)
7．3．1 ECO及其基本操作流程
7．3．2 ECO那些事兒之屬性編輯器
7．3．3 ECO那些事兒之LE與ALM
7．3．4 ECO那些事兒之ALM的DATAF端口
7．4 對你的FPGA進行正確配置
7．5 小結
第8章 設計實例應用分析
8．1 如何設計應用Altera的FIFO
8．1．1 教你如何設計自己的同步FIFO
8．1．2 教你如何使用Altera的同步FIFO
8．1．3 教你如何使用Altera的異步FIFO
8．2 教你如何向他人轉移設計時保護自己的知識產權
8．2．1 FPGA安全性設計——Altera方案
8．2．2 如何加密轉移自己的設計
8．3 FPGA外掛接口之SDRAM
8．3．1 SDRAM芯片
8．3．2 SDRAM控制器邏輯設計
8．4 高速串行接口設計沒有看上去那麼難
8．4．1 GXB模塊介紹
8．4．2 GXB應用實例
8．5 教你如何在FPGA中設計TDC
8．5．1 告訴你到底什麼是TDC
8．5．2 基於：FPGA的TDC那些事兒之3大難題
8．5．3 基於FPGA的TDC那些事兒之設計資源LAB
8．5．4 基於FPGA的TDC那些事兒之粗細時間
8．5．5 基於FPGA的TDC那些事兒之自動校準及測量精度
8．6 利用FPGA TDC測量PLL核抖動實例
8．7 小結
第9章 Altera FPGA**設計技巧
9．1 器件結構對代碼風格的影響
9．2 基本邏輯結構分析
9．3 可采用的設計技巧
9．4 專有資源利用以及優化關鍵路徑
9．5 使用Quartus II的物理綜合對設計進行優化
9．5．1 針對性能的物理綜合優化選項
9．5．2 布線的物理綜合優化
9．6 了解什麼是寄存器打包
9．7 探索設計的**手段——DSE
9．8 小結
參考文獻