出版社:電子工業出版社 ISBN:9787121380730 版次:2 商品編碼:12686129 品牌:電子工業出版社 包裝:平裝 叢書名:集成電路繫列叢書 開本:16開 出版時間:2020-06-01 用紙:膠版紙 頁數:508 字數:812800 正文語種:中文 作者:Yuan,Taur,Tak,H.,Ning,黃如
" 內容簡介 本書全面且深入地講授了現代大規模集成電路(VLSI)中主流的半導體器件(CMOS器件、BJT器件等)的基本原理、高等器件物理、器件性能評估、器件設計與應用、器件縮比等一繫列問題。該書在高等器件物理與實際的器件設計及其電路應用之間搭建了一座橋梁,不僅具有教科書的作用,還具有重要的應用價值。 作者簡介 Yuan Tau)是加州大學聖迭戈分校的電子和計算機工程繫教授。他在IBM的沃森研究中心工作了20年,在那裡他獲得了無數的發明和成就教授是IEEE Fellow, 《IEEE電子設備通訊》主編,擁有 14 項美國專利。 黃如,理學博士,教授,中國科學院院士、發展中國家科學院院士,北京大學副校長,長期從事半導體新器件及其應用研究,主要包括低功耗新結構新原理器件、新型神經形態器件及相關技術、器件、電路可靠性與波動性、關鍵共性工藝等。截至2019年7月,黃如已合作出版著作5本,發表學術論文250餘篇,在微電子器件領域標志性國際會議IEDM、VLSI和標志性期刊EDL、TED上發表70餘篇論文(自2007年以來連續12年在IEDM上發表論文32篇),多項研究成果連續被列入四個版本的國際半導體技術發展路線圖ITRS。 目錄 第 1 章 引言 1.1 VLSI 器件技術的發展史 1.1.1 歷史回顧 1.1.2 最新進展 1.2 現代 VLSI 器件 1.2.1 現代 CMOS 晶體管 1.2.2 現代雙極晶體管 1.3 本書內容簡介 第 2 章 基本器件物理 2.1 硅中的電子和空穴 2.1.1 硅的能帶 2.1.2 n 型硅和 p 型硅 2.1.3 硅中的載流子輸運 2.1.4 VLSI 器件工作中的幾個基本方程 2.2 p-n 結 2.2.1 p-n 二極管的能帶圖 2.2.2 突變結 2.2.3 二極管方程 2.2.4 I-V 特性 2.2.5 時間依賴性和開關特性 2.2.6 擴散電容 2.3 MOS 電容 2.3.1 表面勢:積累、耗盡與反型 2.3.2 硅中的靜電勢和電荷分布 2.3.3 MOS 電容的定義和特性 2.3.4 多晶硅柵功函數和耗盡效應 2.3.5 非平衡狀態下的 MOS 電容和柵控二極管 2.3.6 二氧化硅層和硅―氧化層界面電荷 2.3.7 氧化層電荷和界面陷阱對器件特性的影響 2.4 金屬―硅接觸 2.4.1 肖特基勢壘二極管的靜態特性 2.4.2 肖特基勢壘二極管的電流輸運 2.4.3 肖特基勢壘二極管的 I-V 特性 2.4.4 歐姆接觸 2.5 高場效應 2.5.1 踫撞電離和雪崩擊穿 2.5.2 帶帶隧穿 2.5.3 通過 SiO2的隧穿 2.5.4 熱載流子由 Si 注入 SiO2 2.5.5 柵控二極管中的高場效應 2.5.6 介質擊穿 習題 第 3 章 MOSFET 器件 3.1 長溝道 MOSFET 3.1.1 漏電流模型 3.1.2 MOSFET 的 I-V 特性 3.1.3 亞閾特性 3.1.4 襯底偏壓和溫度對閾值電壓的影響 3.1.5 MOSFET 溝道遷移率 3.1.6 MOSFET 電容和反型層電容效應 3.2 短溝道 MOSFET 3.2.1 短溝道效應 3.2.2 速度飽和和高場輸運 3.2.3 溝道長度調制 3.2.4 源―漏串聯電阻 3.2.5 MOSFET 退化和高電場下的擊穿 習題 第 4 章 CMOS 器件設計 4.1 MOSFET 的按比例縮小 4.1.1 恆定電場按比例縮小 4.1.2 一般化按比例縮小 4.1.3 不可縮小效應(Nonscaling Effect) 4.2 閾值電壓 4.2.1 閾值電壓的要求 4.2.2 溝道摻雜分布設計 4.2.3 非均勻摻雜 4.2.4 量子效應對閾值電壓的影響 4.2.5 離散雜質對閾值電壓的影響 4.3 溝道長度 4.3.1 溝道長度的不同定義 4.3.2 有效溝道長度的提取方法 4.3.3 有效溝道長度的物理意義 習題 第 5 章 CMOS 性能因子 5.1 CMOS 電路基本模塊 5.1.1 CMOS 反相器 5.1.2 CMOS 的“與非門”和“或非門” 5.1.3 反相器和 NAND 結構的版圖 5.2件 5.2.1 源―漏電阻 5.2.2 寄生電容 5.2.3 柵電阻 5.2.4 互連線電容和電阻 5.3 器件參數對 CMOS 延遲的影響 5.3.1 傳播延遲和延遲的表達式 5.3.2 溝寬、溝長和柵氧化層厚度對 CMOS 延遲的影響 5.3.3 電源電壓和閾值電壓對 CMOS 延遲的影響 5.3.4 寄生電阻和電容對 CMOS 延遲的影響 5.3.5 二輸入 NAND 結構電路的延遲和體效應 5.4 其他 CMOS 器件的性能因子 5.4.1 射頻電路中的 MOSFET 5.4.2 器件輸運特性對 CMOS 性能的影響 5.4.3 低溫 CMOS 器件 習題 第 6 章 雙極器件 6.1 n-p-n 雙極晶體管 6.1.1 雙極晶體管的基本工作原理 6.1.2 修正簡單的二極管理論來描述雙極晶體管 6.2 理想的 I-V 特性 6.2.1 集電極電流 6.2.2 基極電流 6.2.3 電流增益 6.2.4 理想的 IC-VCE特性 6.3 典型 n-p-n 雙極晶體管的特性 6.3.1 發射區和基區串聯電阻效應 6.3.2 基區―集電區電壓對集電極電流的影響 6.3.3 大電流下的集電極電流下降 6.3.4 小電流下的非理想基極電流 6.4 雙極器件的等效電路模型和時變分析 6.4.1 基本直流模型 6.4.2 基本交流模型 6.4.3 小信號等效電路模型 6.4.4 發射區擴散電容 6.4.5 電荷控制分析 6.5 擊穿電壓 6.5.1 存在基區―集電區結雪崩倍增效應時的共基極電流增益 6.5.2 晶體管中的飽和電流 6.5.3 BVCEO和 BVCBO的關繫 習題 第 7 章 雙極器件設計 7.1 發射區的設計 7.1.1 擴散或注入加擴散的發射區 7.1.2 多晶硅發射區 7.2 基區的設計 7.2.1 基區方塊電阻率與集電極電流密度之間的關繫 7.2.2 內基區摻雜分布 7.2.3 準中性內基區中的電場 7.2.4 基區渡越時間 7.3 集電區的設計 7.3.1 基區展寬效應可忽略時的集電區設計 7.3.2 基區展寬效應十分顯著時的集電區設計 7.4 SiGe 基雙極晶體管 7.4.1 具有簡單線性梯度漸變帶隙的晶體管 7.4.2 發射區中存在锗時的基極電流 7.4.3 基區具有梯形锗分布的晶體管 7.4.4 包含常數基區锗分布的晶體管 7.4.5 發射區深度對器件特性的影響 7.4.6 一些最優的锗分布 7.4.7 通過 VBE來調制基區寬度 7.4.8 反向工作模式的 I-V 特性 7.4.9 SiGe 基雙極晶體管的異質結特性 7.5 現代雙極晶體管結構 7.5.1 深溝槽隔離 7.5.2 多晶硅發射區 7.5.3 自對準多晶硅基極接觸 7.5.4 基底集電區 7.5.5 SiGe 基極 習題 第 8 章 雙極器件性能因子 8.1 雙極晶體管的品質因數 8.1.1 截止頻率 8.1.2 最大振蕩頻率 8.1.3 環形振蕩器和門延遲 8.2 數字雙極電路 8.2.1 邏輯門中的延遲分量 8.2.2 數字電路中的器件結構和版圖 8.3 數字電路中雙極器件的優化 8.3.1 數字電路的設計點 8.3.2 基區展寬效應顯著時的器件優化 8.3.3 基區展寬效應可忽略時的器件優化 8.3.4 減小功率―延遲積的器件優化 8.3.5 從一些數據分析得出的雙極器件優化 8.4 ECL 電路中雙極器件的尺寸縮小 8.4.1 器件尺寸縮小的規則 8.4.2 ECL 電路中雙極晶體管尺寸縮小的限制 8.5 射頻(RF)和模擬電路中雙極器件的優化和尺寸縮小 8.5.1 單晶體管放大器 8.5.2 各項參數的優化 8.5.3 RF 和模擬雙極器件技術 8.5.4 RF 和模擬電路應用中雙極晶體管尺寸縮小的限制 8.6 SiGe 基雙極晶體管和 GaAs HBT 的比較 習題 第 9 章 存儲器 9.1 CMOS 靜態隨機存儲器(CMOS SRAM) 9.1.1 CMOS SRA 9.1.2 其他雙穩態 MOSFET 靜態隨機 9.1.3 雙極靜態隨機 9.2 動態隨機存儲器(DRAM) 9.2.1 基本 DRA及其操作 9.2.2 DRA的器件設計和尺寸縮小問題 9.3 非易失性存儲器 9.3.1 MOSFET 非易失性存儲器 9.3.2 閃存陣列 9.3.3 浮柵非易失性存儲器 9.3.4 電荷存儲在柵絕緣體中的非易失性存儲器 習題 第 10 章 SOI 器件 10.1 SOI CMOS 10.1.1 部分耗盡型 SOI MOSFET 10.1.2 全耗盡型 SOI MOSFET 10.2 薄硅 SOI 雙極器件 10.2.1 集電區全耗盡模式 10.2.2 集電區部分耗盡模式 10.2.3 集電區積累模式 10.2.4 討論 10.3 雙柵 MOSFET(DG MOSFET) 10.3.1 對稱 DG MOSFET 的漏電流分析模型 10.3.2 DG MOSFET 的柵尺寸縮小 10.3.3 制作 DG MOSFET 的要求和挑戰 10.3.4 多柵 MOSFET 習題 附錄 A CMOS 工藝流程 附錄 B現代 n-p-n 雙極晶體管的制造工藝 附錄 C 愛因斯坦方程 C.1 漂移 C.2 擴散 附錄 D 準費米勢的空間變化 D.1 少子準費米勢的空間變化 D.2 空間電荷區準費米勢的變化 附錄 E 產生―復合過程和空間電荷區電流 E.1 陷阱中心的捕獲和發射 E.2 穩態陷阱中心占據分析 E.3 淨復合率 E.4 有效產生―復合中心 E.5 少子壽命 E.6 耗盡區產生率 E.7 空間電荷區淨復合率 E.8 由空間電荷區產生的產生―復合電流 附錄 F p-n 二極管的擴散電容 F.1 小信號電子和空穴電流分量 F.2 小信號基極電流 F.3 低頻擴散電容 F.4 高頻擴散電容 附錄 G 鏡像力導致的勢壘降低 習題 附錄 H 電子激發和空穴激發的雪崩擊穿 附錄I 亞閾區短溝道效應的解析解 I.1 定義簡化的邊界條件 I.2 解方程的方法 I.3 短溝道閾值電壓 I.4 短溝道亞閾值斜率和襯底敏感度 I.5 極端倒梯度型摻雜 MOSFET 附錄 J 通用的 MOSFET 特征長度模型 J.1 二區特征長度方程 J.2 三區特征長度方程 J.3 分段特征函數的正交性 附錄 K 彈道 MOSFET 的漏極電流模型 K.1 彈道 MOSFET 中的源―漏電流 K.2 一子帶近似 附錄 L 弱反型層中的量子力學解 L.1 二維態密度 L.2 量子力學反型電荷密度 L.3 三維連續情況下低電場中的量子力學解集合 附錄 M 二端口網絡的功率增益 附錄 N MOSFET 晶體管的單位增益頻率 N.1 單位電流增益頻率 N.2 單位功率增益頻率 附錄 O 發射區電阻和基區串聯電阻的測定 O.1 發射區串聯電阻值恆定,與VBE無關的情況 O.2 發射區串聯電阻是 VBE的函數的情況 O.3 基區串聯電阻的直接測量 O.4 基區電阻對 VBE的依賴關繫 附錄 P 內基區電阻 P.1 電流擁擠效應可忽略的情況 P.2 其他發射極結構 P.3 發射極電流擁擠效應的估計 附錄 Q Si-SiGe n-p 型二極管能帶圖 附錄 R 雙極晶體管的截止頻率和最高振蕩頻率 R.1 截止頻率(電流增益為 1) R.2 最高振蕩頻率(功率增益為 1) 參考文獻 查看全部↓ 前言/序言 我們一直很希望將《現代 VLSI 器件基礎》這本書翻譯成我們的母語——中文。2008 年,我們教授在學術休假期間受邀來到北京,在清華大學任教了一學期,以這本書為教材講授了一學期《半導體器件》課程。不久後,劍橋大學出版社出版了這本書的第二版。幾年後,北京大學的黃如教授組織了一個專家團隊,開展了這本書的翻譯工作。 中國有強大的微電子產業基礎,我們得知中國有不少相關高校將《現代VLSI器件基礎》(第2版)作為教材或主要參考書籍。我們希望並且相信相關領域的學生和學者可以通過這本書的中文版得到大量的啟發和收獲。非常感謝黃如教授及其整個翻譯團隊(北京大學王潤聲、黎明、蔡一茂、安霞,電子科技大學謝倩)的辛勤組織和翻譯工作,以及北京大學魏莉的協調工作,我們非常高興地看到《現代 VLSI 器件基礎》(第2版)的中文翻譯版將由電子工業出版社出版。這將是這本書繼 2012 年日語翻譯版出版後的第三種語言版本。 我們非常感謝所有朋友和同事給予我們這本書的積極反饋和建議。特別感謝電子科技大學的謝倩副教授,她協助我們發起了和黃如教授團隊的合作翻譯和出版工作。 <(Yuan Taur) 加州大學聖地亞哥分校 甯德雄(Tak H. Ning) IBM Fellow(已退休) 2020 年 3 月
查看全部↓
" |