《CPLD/FPGA技術應用項目教程》以SP-FGCE11A FPGA實驗箱為硬件平臺闡述了基於CPLD/FPGA技術的常見數字電路和數字繫統的設計方法,主要目標是培養學生熟練使用EDA開發工具,應用VerilogHDL硬件描述語言開發電子產品所需的綜合知識、素質和技能。
《CPLD/FPGA技術應用項目教程》按照基於工作過程的“項目”載體和適應“任務驅動”教學模式的思路進行編寫,“項目”的選取上以直觀性、實用性、針對性為原則,按照學生的認知規律(由淺入深、由簡單到復雜、由單項到繫統、由驗證到設計)對教材內容進行科學合理的安排。全書共3個模塊,模塊一選取14個常見數字電路設計作為項目載體,介紹EDA技術發展概況和硬件描述語言的相關知識、QuartusII軟件和Model Sim軟件的使用方法與技巧和運用Verilog HDL設計簡單數字電路或繫統。模塊二選取11個基於SP-FGCE11AFPGA實訓平臺的項目為載體,介紹可編程邏輯器件產品概況和用硬件描述語言驅動常見外圍硬件資源設計數字繫統的方法。模塊三選取了多功能數字電子時鐘、VGA圖像顯示、UART通信接口和I2C總線接口設計四個綜合設計項目,介紹怎樣運用自頂向下的數字電路設計方法完成較復雜的數字繫統設計。