![](/c49/99/13579438.jpg)
出版社:電子工業出版社 ISBN:9787121425523 版次:01 商品編碼:13579438 品牌:電子工業出版社 包裝:平裝 叢書名:集成電路基礎與實踐技術叢書 開本:16開 出版時間:2021-12-01 頁數:328 正文語種:中文 作者:Krzysztof,Iniewski,劉超銘
" 內容簡介 這本書的內容主要介紹了各類先進電子器件在輻射環境(航天,核物理等)下的行為及效應。輻射與物質的相互作用是一個非常廣泛和復雜的課題。在這本書中,作者從各個不同的角度試圖分析這個問題,目的是解釋理解半導體器件、電路和繫統在受到輻射時所觀察到的退化效應的最重要方面。內容包括目前國際上對於半導體器件輻射效應關注的各個方向,從傳統的Si材料到新型的納米晶體,從傳統的CMOS工藝到新型的薄膜SOI工藝,從器件工藝到結構設計,各類內容均有涉及。本書中各類新興的探測器技術、電路設計技術、新材料和創新的繫統方法都是由業界和學術界的**國際專家探索研究的,具有重要的學術價值,可以作為研究生課程的推薦閱讀和補充材料。 作者簡介 Krzysztof Iniewski,男,kris.iniewski@gmail.com職務職稱:博士,總經理工作單位:R&D at Redlen Technologies公司,加拿大研究方向:半導體材料與器件Krzysztof Iniewski於1988年獲得波蘭華沙華沙理工大學電子博士學位(榮譽學位),目前在加拿大英屬哥倫比亞省的一家初創公司Redlen Technologies Inc.管理研發芯片開發活動。他的研究興趣是用於醫療和安全應用的超大規模集成電路。2004年至2006年,他是加拿大艾伯塔大學埃德蒙頓分校電氣工程和計算機工程繫的副教授,從事低功耗無線電路和繫統的研究。在阿爾伯塔大學任職期間,他撰寫了《新興無線技術:電路、繫統和設備》(CRC出版社,2007年)一書。1995年至2003年,他在PMC Sierra任職,並擔任各種技術和管理職位。在加入PMC Sierra之前,從1990年到1994年,他是多倫多大學電氣工程和計算機工程繫的助理教授。他在國際期刊和會議上發表了100多篇研究論文。他在美國、加拿大、法國、德國和日本擁有18項國際專利。他與Carl McCrosky和Dan Minoli合著了《數據網絡VLSI和光纖》(Wiley,2007)。他還是《新興技術電路》(CRC出版社,2008年)的編輯。 劉超銘,男,1986年生人,2013年畢業於哈爾濱工業大學,授予工學博士學位,2013年至2017年,哈爾濱工業大學,任講師,2017年至今,任副教授。自2008年以來,針對空間電子材料和器件效應科學與技術基礎研究方向,緊密圍繞北鬥導航衛星等型號任務需求,進行了5大類50餘個型號器件輻射損傷效應及抗輻照加固技術研究。 目錄 目 錄 第1章 硅的輻射損傷\t1 1.1 引言\t1 1.1.1 表面損傷\t1 1.1.2 體損傷\t1 1.2 IR與Neff的退火效應\t3 1.2.1 硅中的摻雜\t5 1.2.2 電荷俘獲與收集\t5 1.3 硅探測器抗輻射強度評估\t7 1.3.1 硅探測器與高能物理實驗:一個成功的範例\t7 1.3.2 硅探測器的抗輻射加固設計\t8 1.3.3 n側信號讀取傳感器的輻射限度\t10 1.3.4 探測器厚度變化的影響\t12 1.3.5 強輻射下標準型和薄型硅傳感器的反向電流\t14 1.3.6 不同單晶硅的輻射耐受性\t16 1.4 退火效應\t18 1.5 結論:ATLAS示例案例\t20 參考文獻\t20 第2章 用於多類型輻射檢測的抗輻射CMOS單光子成像儀\t24 2.1 引言\t24 2.2 固態單光子探測像素\t25 2.3 CMOS工藝APD和SPAD\t26 2.3.1 基本結構設計\t26 2.3.2 快速淬滅和恢復\t27 2.3.3 小型化的重要性\t28 2.4 抗輻射SPAD的制備與測試\t28 參考文獻\t35 第3章 氫對場氧化物場效應晶體管和高K電介質的輻射響應\t40 3.1 引言\t40 3.2 本底1/f噪聲\t40 3.3 實驗細節\t41 3.4 結果和討論\t42 3.4.1 電學測試\t42 3.4.2 噪聲測量\t43 3.5 高K電介質\t45 3.6 總結\t48 參考文獻\t49 第4章 基於薄膜SOI技術的SiGe HBT中的新型總劑量和重離子電荷收集現像\t56 4.1 引言\t56 4.2 器件結構與基本原理\t58 4.3 輻射效應\t60 4.4 單粒子翻轉仿真分析\t66 4.5 結論\t68 參考文獻\t68 第5章 標準CMOS技術中的抗輻射加固設計的參考電壓和電流\t72 5.1 引言\t72 5.2 帶隙參考電路的抗輻射設計方法\t72 5.3 典型的CMOS帶隙電壓求和基準\t74 5.4 抗輻射加固設計的參考電壓\t75 5.5 抗輻射加固設計的參考電流\t78 5.6 結論\t80 參考文獻\t80 第6章 納米晶體存儲器:閃存縮放和一級耐輻射器件的發展歷程\t82 6.1 引言\t82 6.2 閃存(Flash)\t83 6.2.1 閃存概述\t83 6.2.2 閃存基礎知識\t83 6.3 納米晶體存儲器\t89 6.3.1 概述\t89 6.3.2 Si納米晶體存儲器的實現\t91 6.3.3 納米晶體\t92 6.3.4 多兆位陣列中的納米晶體工藝集成\t96 6.4 輻射對非易失性存儲器的影響\t98 6.4.1 NVM輻射效應概述\t98 6.4.2 納米晶體存儲器的輻射效應\t102 6.4.3 納米晶體存儲器(NCM)與浮柵(FG)存儲器的抗輻射特性\t108 6.5 結論\t110 參考文獻\t111 第7章 抗TID效應和SEE的SRAM抗輻射加固技術\t118 7.1 概述\t118 7.1.1 集成電路設計中的嵌入式SRAM\t118 7.1.2 空間輻射環境及其影響\t118 7.2 抗輻射加固設計(RHBD)\t119 7.2.1 總電離劑量(TID)效應\t120 7.2.2 SRAM中的單粒子效應(SEE)\t120 7.3 SRAM設計中的抗輻射加固技術\t123 7.3.1 SR的讀寫裕度\t123 7.3.2 反向體偏置\t125 7.3.3 RHBD SR設計\t125 7.4 SRAM測試結構\t127 7.5 TID效應測試結果\t128 7.5.1 VDD偏置對TID效應的影響\t130 7.5.2 TI讀寫裕度的影響\t130 7.5.3 類\t132 7.5.4 具有RBB的類的陣列設計注意事項\t132 7.5.5 具有RBB的類的晶體管級測量\t134 7.5.6 測試SRAM的設計和實驗\t134 7.5.7 具有RBB的類的SRAM測量\t135 7.5.8 90 nm晶體管級響應\t138 7.6 未加固的SRAM中的單粒子效應(SEE)\t139 7.7 單粒子效應(SEE)的緩解\t141 7.7.1 具有RBB + SC和SEE緩解的130 nm SRAM設計\t141 7.7.2 SRAM列電路\t143 7.7.3 具有RBB+SC的SRAM操作\t144 7.7.4 SEE的實驗測量\t144 7.8 總結\t148 參考文獻\t149 第8章 超深亞微米CMOS技術工藝SRAM中的多次翻轉完整指南\t153 8.1 引言\t153 8.2 實驗設備的細節\t154 8.2.1 關注測試算法對統計多次翻轉的重要性\t154 8.2.2 實驗設備\t155 8.2.3 被測器件\t156 8.3 實驗結果\t157 8.3.1 MCU作為輻射源的函數\t158 8.3.2 MCU作為阱工程的一個功能――三阱的使用\t158 8.3.3 MCU作為傾斜角的函數(重離子實驗)\t159 8.3.4 MCU作為工藝特征尺寸的函數\t160 8.3.5 三阱對MCU的影響\t161 8.3.6 MCU與電源電壓的關繫\t161 8.3.7 MCU與溫度的關繫\t162 8.3.8 MCU架構的關繫\t162 8.3.9 在LANSCE和TRIUMF上測試MCU率\t163 8.3.10 MCU與襯底的關繫(體硅與SOI的比較)\t164 8.3.11 MCU與測試模式的關繫\t164 8.4 MCU的3D TCAD建模\t165 8.4.1 三阱技術中的雙極性效應\t166 8.4.2 先進工藝的精確敏感區域\t168 8.5 一般結論:驅動MCU靈敏度的參數排序\t171 8.6 附錄\t172 參考文獻\t174 第9章 先進SRAM的實時軟錯誤率特性\t177 9.1 引言\t177 9.2 測試平臺和環境\t178 9.2.1 ASTEP\t178 9.2.2 LSM實驗室\t181 9.3 實驗細節\t181 9.3.1 測試的器件\t181 9.3.2 硬件裝置\t182 9.3.3 測試程序\t184 9.4 實驗結果\t184 9.4.1 實時測量\t185 9.4.2 加速測試\t187 9.5 數據分析和討論\t188 9.5.1 65 nm工藝器件實時測試與加速測試的對比\t188 9.5.2 65 nm與130 nm工藝技術對比\t188 9.5.3 65 nm和130 nm工藝器件的α粒子發射率估算\t189 9.5.4 小結\t190 9.6 結論\t191 致謝\t191 參考文獻\t192 第10章 基於SRAM的FPGA容錯技術和可靠性建模\t195 10.1 引言\t195 10.2 FPGA輻射效應\t195 10.2.1 破壞性單粒子效應\t196 10.2.2 非破壞性單粒子效應\t196 10.2.3 FPGA中的單粒子效應\t197 10.3 SEU的檢測和校正技術\t197 10.3.1 配置擦除(內存清理)\t197 10.3.2 重復比較\t198 10.4 SEU誘發錯誤的緩解技術\t198 10.4.1 三模冗餘\t199 10.4.2 時間冗餘\t200 10.4.3 狀態機編碼\t202 10.4.4 四重邏輯\t203 10.5 可靠性模型\t205 10.5.1 估計每個擦除周期的翻轉概率\t206 10.5.2 估計每個擦除周期的故障概率\t206 10.5.3 案例研究\t207 10.6 結論\t210 致謝\t211 參考文獻\t211 第11章 在基於SRAM的FPGA中確保性能穩定的三模冗餘保護電路\t214 11.1 引言\t214 11.2 FPGA的SEU和MBU數據概述\t215 11.3 FPGA電路的TMR保護\t218 11.3.1 電路設計問題\t218 11.3.2 設計約束問題\t219 11.3.3 結構布局對電路設計的影響\t220 11.4 域交叉故障\t220 11.4.1 測試方法與裝置\t221 11.4.2 測試結果\t224 11.4.3 結果分析\t224 11.5 單位翻轉、多位翻轉和電路設計有效性的檢測\t228 11.5.1 相關工作\t229 11.5.2 STARC概述\t230 11.5.3 案例研究:區域限制下的可靠性問題\t232 11.6 結論\t234 參考文獻\t234 第12章 抗SEU/SET鎖相環\t237 12.1 引言\t237 12.2 表決異步信號\t237 12.3 穩定的PLL:使相位引起的表決錯誤最小化\t239 12.4 PLL組件的SEU/SET特性\t244 12.4.1 環形VCO\t245 12.4.2 分頻器\t246 12.4.3 Σ-Δ N分頻器\t246 12.4.4 相位?頻率檢測器\t246 12.4.5 電荷泵\t247 12.4.6 環路濾波器\t248 12.5 對PLL使用冗餘表決技術\t249 12.5.1 輸出表決法\t250 12.5.2 VCO表決法\t251 12.6 結論\t252 參考文獻\t253 第13章 半導體集成電路中輻射誘導瞬態的自主檢測與表征\t255 13.1 引言\t255 13.2 軟錯誤\t256 13.3 單粒子瞬態和邏輯軟錯誤\t256 13.3.1 邏輯電路中的單粒子效應\t256 13.3.2 邏輯軟錯誤的擴展趨勢\t257 13.3.3 前期SET表征\t259 13.4 自主脈衝寬度表征\t260 13.4.1 通過一繫列反相器的瞬態傳播\t260 13.4.2 自觸發瞬態捕獲\t261 13.4.3 脈衝捕獲電路設計\t262 13.4.4 脈衝捕獲仿真結果\t263 13.4.5 測試芯片設計\t264 13.5 重離子測試結果\t266 13.5.1 130 nm工藝重離子測試\t267 13.5.2 90 nm工藝重離子測試\t269 13.5.3 基於重離子實驗結果的技術趨勢\t271 13.6 中子和α粒子誘導的瞬態\t272 13.6.1 中子誘導的SET的脈衝寬度\t272 13.6.2 α粒子誘導的SET的脈衝寬度\t273 13.6.3 中子和α粒子的FIT率\t274 13.7 總結\t276 參考文獻\t276 第14章 數字電路中的軟錯誤\t279 14.1 引言\t279 14.2 電子器件的輻射效應\t279 14.2.1 非破壞性故障\t279 14.2.2 破壞性故障\t280 14.2.3 累計故障\t280 14.3 軟錯誤下集成電路性能的預測方法\t281 14.3.1 基於仿真的故障注入(SBFI)\t282 14.3.2 硬件故障注入(HWFI)\t282 14.3.3 軟件實現的故障注入(SWIFI)\t283 14.3.4 基於混合模型的技術:硬件仿真\t283 14.4 電子器件抗輻射技術:抗輻射加固\t283 14.4.1 減少電荷產生與積累的過程\t285 14.4.2 減少SET的產生和傳輸\t285 14.5 電子器件中的故障容錯技術\t285 14.5.1 空間冗餘\t286 14.5.2 時間冗餘\t286 14.5.3 信息冗餘\t286 14.6 數字濾波器的專門保護技術\t287 14.6.1 第一種情況(低保護要求)\t289 14.6.2 第二種情況(平均保護要求)\t290 14.6.3 第三種情況(高保護要求)\t290 14.6.4 保護技術評估\t293 14.6.5 與TMR的比較\t295 14.7 結論\t296 參考文獻\t297 第15章 可靠性分析中的故障注入技術綜述\t301 15.1 引言\t301 15.2 故障注入繫統概述\t302 15.3 基於模擬的故障注入\t304 15.3.1 使用繫統級模擬的故障注入實例\t305 15.3.2 使用寄存器傳輸級模擬的故障注入實例\t306 15.3.3 基於模擬的故障注入的最終說明\t307 15.4 基於仿真的故障注入\t307 15.4.1 基於仿真的故障注入實例\t308 15.4.2 對基於仿真的故障注入的最終說明\t310 15.5 基於軟件的故障注入\t310 15.5.1 基於軟件的故障注入實例\t312 15.5.2 基於軟件的故障注入的最終說明\t312 15.6 結論\t313 致謝\t313 參考文獻\t313 查看全部↓
" |